# ՀԱՅԱՍՏԱՆԻ ՀԱՆՐԱՊԵՏՈՒԹՅԱՆ ԿՐԹՈՒԹՅԱՆ ԵՎ ԳԻՏՈՒԹՅԱՆ ՆԱԽԱՐԱՐՈՒԹՅՈՒՆ ՀԱՅԱՍՏԱՆԻ ԱԶԳԱՅԻՆ ՊՈԼԻՏԵԽՆԻԿԱԿԱՆ ՀԱՄԱԼՍԱՐԱՆ

ՆԱՐԵԿ ԲԵՆՅԱՄԻՆԻ ԱՎԴԱԼՅԱՆ

# ծԱԾՐ ՀՉՈՐՈՒԹՅԱՄԲ ԵՆԹԱՄԻԿՐՈՆԱՅԻՆ ԿՈՄՊԼԵՄԵՆՏԱՐ ՄԵՏԱՂ-ՕՔՍԻԴ-ԿԻՍԱՀԱՂՈՐԴԻՉ ՕՊԵՐԱՏԻՎ ՀԻՇՈՂ ՍԱՐՔԵՐԻ ՄՇԱԿՈՒՄԸ ԵՎ ՀԵՏԱՉՈՏՈՒՄԸ

Ե 27.01 <<Էլեկտրոնիկա, միկրո և նանոէլեկտրոնիկա>> մասնագիտությամբ տեխնիկական գիտությունների թեկնածուի գիտական աստիձանի հայցման

## ԱՏԵՆԱԽՈՍՈՒԹՅՈՒՆ

ԳԻՏԱԿԱՆ ՂԵԿԱՎԱՐ՝

տ.գ.դ., պրոֆ. Օ.Հ. ՊԵՏՐՈՍՅԱՆ

ԵՐԵՎԱՆ 2015

## Բովանդակություն

ՆԵՐԱԾՈՒԹՅՈՒՆ4
ԳԼՈՒԽ 1. ՑԱԾՐ ՑՐՄԱՆ ՀՉՈՐՈՒԹՅԱՆ ՍՕՀՍ-Ի ԿԱՌՈՒՑՎԱԾՔԱՅԻՆ11
ԱՌԱՆՁՆԱՀԱՏԿՈՒԹՅՈՒՆՆԵՐԻ ՀԵՏԱԶՈՏՈՒՄԸ ԵՎ ՎԵՐԼՈՒԾՈՒՄԸ11
1.1. UOՀU-երի դասակարգումը, կառուցվածքային սխեման և հիմնական հանգույցները11
1.2. Վերծանիչների կառուցման սկզբունքները12
1.3. UOՀU-երի հիշող բջիջների հիմնական սխեմատեխնիկական լուծումների վերլուծությունը15
1.4. Ընթերցման գործողությունը 6T հիշող բջիջներում20
1.5. Գրանցման գործողությունը 6T հիշող բջիջներում23
1.6. ՍՕՀՍ-ի սյան մուտք/ելք սխեմայի հետազոտումը24
1.7. Գրացման, ընթերցման և ուժեղարարների սխեմաների հետազոտումըմը
1.8. UOՀՍ-ի էներգասպառման նվազեցման միջոցների հետազոտումը
Խնդրի դրվածքը46
Եզրակացություն48
ԳԼՈՒԽ 2. ԵՆԹԱՄԻԿՐՈՆԱՅԻՆ ԿՄՕԿ ՍՕՀՍ-Ի ՑՐՄԱՆ ՀԶՈՐՈՒԹՅԱՆ ՆՎԱԶԱՐԿՄԱՆ
ՀԱՎԱՆԱԿԱՆԱՅԻՆ ԸՆԴՀԱՆՐԱՑՎԱԾ ՄԵԹՈԴԻ ՄՇԱԿՈՒՄԸ ԵՎ ՀԵՏԱԶՈՏՈՒՄԸ49
2.1. Ցրման հզորության աղբյուրները49
2.2. UOՀU-ի ցրման հզորության գնահատման եղանակների համեմատական վերլուծությունը53
2.3. Փոխանջատման ակտիվության գնահատումը ազդանշանի զրոյական հապաղման դեպքում67
2.4. Փոխանջատման ակտիվության հաշվարկը ազդանշանի հապաղման ոչ զրոյական արժեքի դեպքում
2.5. Սխեմայի միջոցով հավանական տեղեկատվության տարածումը
2.6. ԿՄՕԿ ՍՕՀՍ-ի ցրման հզորության փոքրացման համար ընդհանրացված մեթոդի մշակումը և փորձարկումը տրված ֆունկցիայով տրամաբանական սխեմայի հիման վրա
2.7. Ընդհանրացած մեթոդով նախագծման ծրագրային միջոցի մշակում
2.8. Մշակած ընդհանրացված մեթոդի փորձարկումը UOՀU-ի վերծանիչի հանգույցի հիման վրա87
Եզրակացություն
ԳԼՈՒԽ 3. ԿՄՕԿ ՍՕՀՍ-Ի ՑԱԾՐ ՑՐՄԱՆ ՀՉՈՐՈՒԹՅԱՄԲ ՀԱՆԳՈՒՅՑՆԵՐԻ ՄՇԱԿՈՒՄԸ,
ՀԱՄԵՄԱՏԱԿԱՆ ՎԵՐԼՈՒԾՈՒԹՅՈՒՆԸ ԵՎ ՄՈԴԵԼԱՎՈՐՈՒՄԸ․․․․․․․․․․․․․․․․․․․․․․․․․․․․․․․․
3.1. Ցածր ցրման հզորությամբ և բարձր արագագործությամբ ասիմետրիկ հիշող բջիջների հետազոտումը և մոդելավորումը100

3.2. Ասիմետրիկ ՍՕՀՍ-ի ցրման հզորության, հապաղման մոդելավորումը	ժամանակի	գնահատումը	և 110
3.3. Լավարկված 8T ստատիկ հիշողության բջջի մշակումը և մոդե	ւլավորումը		112
3.4. UOՀU-երի ուժեղարարի մշակումը և մոդելավորումը			117
3.5. Տարբեր ինֆորմացիոն ունակությամբ ԿՄՕԿ ՍՕՀՍ-երի վերլուծությունը և մոդելավորումը	բնութագրերի	համեմատակս 	ານ 125
Եզրակացություն			133
ԵՉՐԱՀԱՆԳՈՒՄ			135
ԳՐԱԿԱՆՈՒԹՅԱՆ ՑԱՆԿ			138
Հավելված 1			150
Նշանակումները և հապավումները			150
Հավելված 2			151
Հավելված 3			152
Նկարների ցանկը			152
Աղյուսակների ցանկը			156
Հավելված 4			158
Հավարկված ելքային ազդանշաններով ութ կարգանի վերծանիչի	ո մշակումը և մ	ոդելավորումը .	158

#### ՆԵՐԱԾՈՒԹՅՈՒՆ

Թեմայի **արդիականությունը։** Տրանզիստորների սուբմիկրոնային չափերին անցման և պրոցեսորների հաձախականությունների բարձրացման հետևանքով խիստ պահանջներ են առաջադրվում ԳՄԻՍ-երի ՍՕՀՍ-երի և դրանց կրիտիկական տարրերի՝ հիշող բջիջների, րնթերցման ուժեղարարների, հասցեների վերծանիչների կառուցվածքներին։ Ինֆորմացիոն տեխնոլոգիաների և հեռահաղորդակցության համակարգերի աննախադեպ զարգացումը նոր պահանջներ է ներկայացնում ԳՄԻՍայդ թվում նաև՝ UOՀU-երի նախագծողներին՝ երին, կապված նախագծման տեխնոլոգիական նորմերի փոքրացման և ցածր սնուցման լարմամբ ԳՄԻՍ-երի տարրային բազայի մշակման հետ։

UOՀU-երը լայնորեն կիրառվում են էլեկտրոնիկայի, հաշվողական տեխնիկայի, հսկիչ-չափիչ սարքավորումների տարբեր ոլորտներում, տվյալների մշակման և միկրոպրոցեսորային համակարգերում։ Շնորհիվ պարզ կառավարման սկզբունքի, դրանց դերը անընդհատ բարձրանում է, իսկ վերջին տարիների կիրառության ոլորտները, հատկապես կենցաղային ու ավտոմոբիլային էլեկտրոնիկայում, ավելի են ընդարձակում դրանց գործնական նշանակության ոլորտները, որի պատձառով մեծանում են դրանց տեխնիկական և կոնստրուկտիվ-տեխնոլոգիական պարամետրերի և բնութագրերի նկատմամբ պահանջները։ Ըստ UOՀU-երի բնութագրերին ներկայացվող ωδh մեծ պահանջների արդիականություն են ձեոք բերում բարձր արդյունավետությամբ ՍՕՀՍ-երի ստեղծման աշխատանքները, որը բերում է մի շարք իրարամերժ պահանջների հաշվառման։ Մի կողմից անհրաժեշտ է ապահովել կուտակչի առավելագույն ինֆորմացիոն ունակություն, իսկ մյուս կողմից` բյուրեղի նվազագույն մակերես և ցրման հզորություն՝ առավելագույն արագագործության դեպքում։ Արդյունաբերության կողմից արտադրվում են UOՀU-եր, որոնք մշակված և իրականացված են տարբեր սխեմատեխնիկական և կոնստրուկտիվ-տեխնոլոգիական լուծումներով, որոնց պարամետրերը (ինֆորմացիոն ունակություն, արագագործություն, աշխատանքային ջերմաստիձանների միջակայք, և այլն) ցրման իզորություն

փոփոխվում են լայն սահմաններում և արագ թափով։ Հաշվողական համակարգերում առաջնահերթ խնդիրներից է գրանցման ու ընթերցման բարձր արագագործությամբ և մեծ ինֆորմացիոն ունակությամբ համապիտանի ՍՕՀՍ-երի ստեղծումը։ Այդ պատձառով ժամանակակից ԳՄԻՍ-երում հզորության կառավարման ռազմավարությունը, որը ներառում է համակարգի ձարտարապետությունը, դրա սխեմատեխնիկական և կոնստրուկտիվ-տեխնոլոգիական լուծումները, դարձել է արդիական խնդիր։

ԳՄԻՍ-երի ինտեգրացիայի և արագագործության անընդհատ աձը հանգեցրել է ջերմահեռացման լուրջ խնդիրների առաջացման, որոնց լուծումը դարձել է ժամանակակից ԻՍ-երի նախագծման կարևորագույն խնդիրներից մեկը։ Այսօր գերխնդիր է դարձել ցածր սպառման հզորությամբ UOՀU-երի նախագծումը, որոնց բաժինը ժամանակակից ԳՄԻՍ-երի արտադրությունում մոտ 60% է։ Հետևաբար UOՀUերի նախագծման բնագավառի մասնագետների առջև դրվում են նորանոր խնդիրներ, որոնցից կարևորներն են՝

- ԿՄՕԿ կառուցվածքներով ԳՄԻՍ-երի ցրման հզորության աղբյուրների որոշումը, դասակարգումը և հետազոտումը,

- ՍՕՀՍ-երի ցրման հզորության նվազարկման մեթոդների հետազոտումը և դրանց համեմատական վերլուծությունը,

- ՍՕՀՍ-երի ցրման հզորության նվազարկման բարձր արդյունավետությամբ ընդհանրացված նոր մեթոդի մշակումը,

- ցրման հզորության նվազարկման նոր մեթոդի փորձարկումը տրված ֆունկցիայով սխեմաների և ՍՕՀՍ-ի հիմնական հանգույցների հիման վրա,

- UOՀU-երի ցածր ցրման հզորությամբ արագագործ ընթերցման ուժեղարարի մշակումը,

- UOՀU-երի ցածր ցրման հզորությամբ արագագործ հիշող բջիջների նոր սխեմատեխնիկական լուծումների մշակումը,

- UOՀU-ի ցրման հզորության նվազարկման ընդհանրացված մեթոդի հենքի վրա ծրագրային միջոցի մշակումը։

5

Զարգացումների ներկա փուլում վերը նշված խնդիրները պահանջում են Ճարտարապետական և սխեմատեխնիկական յուծումներ՝ բնույթի համայիր և ապահովելով տեխնիկա-տնտեսական շահագործման բնութագրերի բարձր ցուցանիշներ ու դրանց արտադրության արդյունավետության բարձր մակարդակ: Այս տեսակետից ատենախոսության թեման արդիական է և համապատասխանում է ժամանակակից պահանջներին: Առաջադրված հարցադրումները և առաջարկված յուծումները կնպաստեն UOՀU-երի սխեմատեխնիկական յուծումների մշակման և դրանց իրականացման հետագա առաջընթացին:

Ատենախոսությունը բաղկացած է ներածությունից, երեք գլուխից, եզրահանգումից, 131 անուն գրականության ցանկից և չորս հավելվածից:

*Առաջին գլխում* դիտարկվել են ՍՕՀՍ-երի կառուցվածքային սխեման, հիմնական հանգույցները և դրանց առանձնահատկությունները։ Հիմնավորվել է ՍՕՀՍ-երի էներգասպառման նվազեցման միջոցների մշակման և հետազոտման կարևորությունը։ Կատարվել է ՀՍ-երի դասակարգում և բերված են դրանց զարգացման հիմնական ուղղությունները: Դիտարկվել և վերլուծվել են ՍՕՀՍ-երի հիմնական հանգույցների՝ կուտակիչների, հիշող բջիջների, վերծանիչների, նախավերծանիչների, վերծանիչմուլտիպլեքսորների և ուժեղարարների սխեմատեխնիկական լուծումները և դրանց աշխատանքի սկզբունքները։ Բերվել են լիցքավորող սխեմաների սխեմատեխնիկական լուծումները և դրանց առանձնահատկությունները։ Կատարվել է ցրման հզորության բաղադրիչների վերլուծություն՝ կախված սնման լարումից և հաձախականությունից, ինչպես նաև դիտարկվել են ցրման հզորության նվազարկման՝ գոյություն ունեցող միջոցները և ձևակերպվել է խնդրի դրվածքը։

Երկրորդ գլխում դիտարկվել են ՍՕՀՍ-երի ստատիկ և դինամիկ ցրման հզորությունների աղբյուրները, դրանց գնահատման մոդելավորման, ստատիկ, վերլուծական և հավանականային եղանակներն ու կատարվել է դրանց համեմատական վերլուծություն։ Դիտարկվել է տրամաբանական սխեմաներում ազդանշանի փոխանջատման ակտիվության գնահատումը զրոյական և ոչ զրոյական հապաղումների դեպքում ու տեղեկատվության հավանականային տարածումը։ Առաջարկվել և մշակվել է ցրման հզորության նվազարկման հավանականային ընդհանրացված մեթոդ։ Դրա հիման վրա մշակվել է ծրագրային միջոց, որի փորձարկումը՝ տրված ֆունկցիայով տրմաբանական սխեմայի և UOՀU-ի վերծանիչների հիման վրա հաստատել է մշակված մեթոդի հավաստիությունը։

*գլխում* դիտարկվել են ցածր ցրման իզորությամբ և Ъррлрд բարձր արագագործությամբ ասիմետրիկ հիշող բջիջների ստեղծման սկզբունքները, կատարվել է դրանց հետազոտում, մշակում և մոդելավորում, ինչպես նաև ցրման հզորության և հապաղման ժամանակների գնահատում։ Կատարվել է համեմատական վերլուծություն հիշողության բջիջների ասիմետրիկ և սիմետրիկ կառուցվածքների միջև ըստ հզորության, աղմկակայունության և արագագործության։ Առաջարկվել և մշակվել է ցածը ցրման հզորությամբ 8T հիշող բջջի նոր սխեմատեխնիկական յուծում, որն ապահովում է ելքային ազդանշանների մեծ բացվածք, ինչի արդյունքում շեշտակի փոքրացվում են ուժեղարարների զգայնության նկատմամբ պահանջները՝ ապահովելով UOՀU-ի ցրման հզորության զգայի նվազեցում։ Առաջարկվել է ցածր ցրման հզորությամբ ընթերցման ուժեղարարի նոր սխեմատեխնիկական լուծում, կատարվել է դրա վերյուծություն, մոդելավորում և ժամանակային բնութագրերի գնահատում։

**Եզրահանգման** մեջ բերված են ատենախոսությունում ստացված հիմնական արդյունքները։

1-ին հավելվածում բերված են օգտագործված հապավումները,

2-րդ հավելվածում՝ ստացված արդյունքների ներդրման ակտը,

3-րդ հավելվածում՝ նկարների և աղյուսակների ցանկը,

4-րդ հավելվածում՝ լավարկված ելքային ազդանշաններով ութ կարգանի վերծանիչի մշակումը և մոդելավորումը

Ատենախոսության նպատակը՝ ցածր հզորությամբ ենթամիկրոնային կոմպլեմենտար մետաղ-օքսիդ-կիսահաղորդիչ օպերատիվ հիշող սարքերի մշակումն է և ցրման հզորության աղբյուրների և դրա նվազարկման մեթոդների հետազոտումը, ինչպես նաև ցրման հզորության նվազարկման հավանականային ընդհանրացված մեթոդի մշակումը ու դրա փորձարկումները հիմնական հանգույցների մշակման ժամանակ։

## Ատենախոսության գիտական նորույթը

1․ Առաջարկվել և մշակվել է ցրման հզորության նվազարկման հավանականային ընդհանրացված մեթոդ և դրա իրականացման ալգորիթմը։

2. Տրամաբանական սխեմաների ցրման հզորության նվազարկման համար առաջարկված հավանականային ընդհանրացված մեթոդի հիման վրա մշակվել է *Probabilistic Power Compiler* ծրագրային միջոցը։

3. Առաջարկվել է հիշող բջջի նոր սխեմատեխնիկական լուծում, որն ապահովում է ելքային ազդանշանի լայն (200 *մՎ*) բացվածք։

4. Առաջարկվել է ՍՕՀՍ-ի ցածր ցրման հզորությամբ և արագագործ ընթերցման ուժեղարարի նոր սխեմատեխնիկական լուծում։

5. Առաջարկվել է կեղծ ազդանշանների բացառման մեթոդիկա տրամաբանական սխեմաների համար, որը ապահովում է ցածր ցրման հզորությամբ և ժամանակային բնութագրերի փոռքը ցրվածությամբ վերծանիչների մշակման համար։

6. Ցույց է տրվել, որ վերծանիչների կարգայնության մեծացումը հանգեցնում է վերծանիչների ժամանակային բնութագրերի ցրվածության փոքրացման։

7. Հաստատվել է, որ ցրման հզորության նվազարկման արդյունավետ եղանակ է ասիմետրիկ հիշող բջիջների և ուժեղարարների կիրառությունը։

Գիտական և տեխնիկական լուծումները հաստատված են երկու արտոնագրով։

Հետազոտման մեթոդները: Կատարված հետազոտությունների տեսական բազան են էլեկտրական շղթաների և կիսահաղորդչային սարքերի տեսությունը, ինտեգրալ սխեմաների մաթեմատիկական մոդելավորման մեթոդները: Մոդելավորման և մաթեմատիկական հաշվարկների ժամանակ օգտագործվել են HSPICE [1-4 ] և Matlab [5-7] ծրագրային փաթեթները:

**Հետազոտության կիրառական նշանակությունը:** Ատենախոսության կիրառական նշանակությունը հետևյալն է.

8

1. ՍՕՀՍ-ի հզորության նվազարկման հավանականային ընդհանրացված մեթոդը և դրա իրականացման ալգորիթմը: Մեթոդը համապիտանի է և կարող է օգտագործվել ԳՄԻՍ-երի նախագծման գործընթացում:

2. Առաջարկված մեթոդի հիման վրա ստեղծված Probabilistic Power Compiler ծրագրային միջոցը, որը ապահովում է ԿՄՕԿ տրամաբանական սխեմաներում ցրման հզորության արդյունավետ նվազարկում։

3. Ելքային ազդանշանի լայն բացվածքով (200 մՎ) 8T հիշող բջջի նոր սխեմատեխնիկական լուծումը:

4. Ցածր ցրման հզորությամբ և արագագործ ՍՕՀՍ-ի ընթերցման ուժեղարարի նոր սխեմատեխնիկական լուծումը:

 Ելքային ազդանշանների հապաղման և Ճակատների ժամանակների փոքր ցրվածությամբ և ցրման հզորությամբ վերծանիչների նոր սխեմատեխնիկական լուծումների մշակման մեթոդիկան:

### Պաշտպանության են ներկայացվում հետևյալ հիմնական դրույթները.

 UOՀU-ի ցրման հզորության նվազարկման հավանականային ընդհանրացված մշակված մեթոդը։

 ԳՄԻՍ-երի ցածր ցրման հզորություն ապահովող նախագծման ստեղծված ծրագրային միջոցը։

3. Առաջարկված ելքային լայն բացվածքով 8T հիշող բջջի նոր սխեմատեխնիկական լուծումը։

4. Առաջարկված ցածր ցրման հզորությամբ արագագործ ՍՕՀՍ-ի ընթերցման ուժեղարարը նոր սխեմատեխնիկական լուծումը։

5. Վերծանիչների նախագծման մեթոդիկան, որը ապահովում է ցածր ցրման հզորություն և ժամանակային բնութագրերի փոքր ցրվածություն (10...15%) ։

Ներդրումներ։ Մշակված հզորության նվազարկման հավանականային ընդհանրացված մեթոդի հենքի վրա ստեղծված է Probabilistic Power Compiler (PPC)ծրագրային միջոցը ներդրված է «ՍԻՆՈՓՍԻՍ ԱՐՄԵՆԻԱ» ՓԲԸ-ում։ Այդ ծրագրային միջոցի կիրառումը հնարավորություն է տվել արդյունավետ կերպով

9

իրականացնել մուտքի/ելքի հանգույցների միջուկների ցրման հզորության զգալի նվազեցում։ Ծրագրային միջոցը կազմում է մուտքի/ելքի հանգույցների միջուկների նախագծման գործընթացի կարևոր մասը և բավարարում է ժամանակակից էլեկտրոնային նախագծման բնագավառում կիրառվող ծրագրային գործիքային միջոցին ներկայացվող բոլոր պահանջները։ Այդ սխեմաների դեպքում PPC գործիքն ապահովում է ցրման հզորության նվազեցում մինչև 10...12 % և կայունություն (կեղծ ազդանշանների բացակայություն) ի հաշիվ մակերեսի՝ մինչև 4...6% կորստի։ Վերծանիչի դեպքում ապահովվում է ցրման հզորության 18...20 % նվազեցում և մակերեսի 6...8% կորուստ։

Գիտական դրույթների հավաստիությունը: Ատենախոսության գիտական դրույթների հավաստիությունը հիմնավորված է տեսական հետազոտություններով, մոդելավորման և հաշվարկների արդյունքների համապատասխանությամբ նմանատիպ բնութագրերի ու այլ հեղինակների կողմից այլընտրանքային եղանակներով ստացված արդյունքների հետ և համապատասխան ներդրման ակտով:

**Ատենախոսության փորձահավանությունը:** Ատենախոսության բովանդակությունը lı հիմնական արդյունքները ներկայացվել և քննարկվել են` միջազգային գիտատեխնիկական գիտաժողովներում "Science, Technology and Higher Education" (Westwood, Canada. 2012), "European Science and Technology" (Munich, Germany, 2012), "Наука и образование в жизни современного общества" (Россия, Тамбов, 30 апреля 2015 г.) ՀԱՊՀ-ի տարեկան գիտաժողովներ 2012-2015, նոյեմբեր, Երևան, ՀԱՊՀ-ի "Միկրոէլեկտրոնիկա և կենսաբժշկական սարքեր" ամբիոնի գիտատեխնիկական սեմինարներում (2012-2015):

**Հրապարակումներ։** Ատենախոսության հիմնական դրույթները հրապարակվել են տասներեք (13) գիտական աշխատանքներում, որտեղ ներառված են երկու արտոնագիր։

**Աշխատանքի կառուցվածքը և ծավալը։** Ատենախոսությունը բաղկացած է ներածությունից, 3 գլխից, եզրահանգումից, 131 անուն գրականության ցանկից և 4 հավելվածից (առաջին հավելվածում բերված են հապավումները, երկրորդում՝ ներդրման ակտը, երրորդում՝ աղյուսակների և նկարների ցանկերը, չորրորդում՝ ութ կարգանի վերծանիչի մշակումը և մոդելավորումը)։

# ԳԼՈՒԽ 1. ՑԱԾՐ ՑՐՄԱՆ ՀՉՈՐՈՒԹՅԱՆ ՍՕՀՍ-Ի ԿԱՌՈՒՑՎԱԾՔԱՅԻՆ ԱՌԱՆՁՆԱՀԱՏԿՈՒԹՅՈՒՆՆԵՐԻ ՀԵՏԱՉՈՏՈՒՄԸ ԵՎ ՎԵՐԼՈՒԾՈՒՄԸ

### 1.1. UOՀU-երի դասակարգումը, կառուցվածքային սխեման և հիմնական հանգույցները

Հիշող սարքերը դասակարգվում են երկու մեծ խմբի՝ էներգակախյալ և էներգաանկախ։ էներգակախյալ հիշող սարքերը այն հիշողություններն են, որոնք սնման լարումն անջատելու դեպքում կորցնում են պահպանվող ինֆորմացիան (SRAM, DRAM)։ էներգաանկախ հիշողությունները այն հիշողություններն են, որոնցում սնման լարման անջատման դեպքում պահպանվող ինֆորմացիայի կորուստ տեղի չի ունենում (ROM, EPROM, EEPROM, FLASH, FRAM)։ UOՀU-ում գրանցվող-ընթերցվող ինֆորմացիան պահպանվում է տրիգերային սխեմաներում։ UOՀU-ում ինֆորմացիան պահպանվում է տրիգերային սխեմայում, քանի դեռ սնուցման դողերը միացված են։ [8-23]

Ժամանակակից թվային համակարգերի համար պահանջվում են մեծ ինֆորմացիոն ունակությամբ և բարձր արագագործությամբ UOՀU-եր, որոնք են ամենաշատ օգտագործվող սարքերն թվային համակարգերում [25-28]: Ամենատարածված հիշողության համակարգերը միաելք (միափորթ) համակարգերն են, որոնք մեկ տակտային ազդանշանի ընթացքում հիշողությունից կամ գրում, կամ ընթերցում են 1 բայթ ինֆորմացիա։ UOՀU-երի ամենատարածված կառուցվածքը (նկ.1.1) UOՀU է։ Հիշողության կուտակիչը բաղկացած է պարզագույն հիշող բջիջներից, որոնք միացված են հորիզոնական և ուղղահայաց տողի-բառի և սյան-բիթի գծերին։ Հիշող բջջին դիմելու թույլատվություն տրվում է ընթերցման կամ գրանցման ժամանակ, երբ ընտրվում են համապատասխան բջջի տողը և սյունը։ Յուրաքանչյուր հիշող բջիջ կարող է պահպանել մեկ բիթ ինֆորմացիա՝ 0 կամ 1։ ՍՕՀՍ-ում բառի կարգայնությունը կարող է լինել 4, 8, 16, 32 կամ 64։ Տողի և սյան ընտրության համար վերծանիչների միջոցով գեներացվում է երկուական կոդ, որոնք համապատասխան բառի հասցեներն են։ Նկ.1.2-ում բերված սխեմայի համար ունենք տողի ընտրման վերծանիչ, որն ունի ո մուտք և 2<sup>ո</sup> ելք, որոնցից յուրաքանչյուրը կուտակչի ինչ-որ տող է։ Սյան վերծանիչն ունի m մուտք և 2<sup>m</sup> ելք։ Համապատասխան բիթի գծերն ընտրելուց հետո բիթերի ինֆորմացիան հաղորդվում



Նկ.1.1. Հիշողության կառուցվածքային սխեման

է մուլտիպլեքսորի սխեմային, որի միջոցով ընտրված տվյալները հաղորդվում են տվյալների ռեգիստրին։ Այս UOՀU-ում օգտագործվում է 16 բիթանի հասցե մեկ բիթ ինֆորմացիայի ընթերցման կամ գրանցման համար։ Նկ.1.2.-ում բերված է նաև հիշող բջջի ամենատարածված 6T կառուցվածքը, որը բաղկացած է 6 տրանզիստորից։ Նկ.1.2ում բերված սխեմայից երևում է, որ UOՀU-երը բաղկացած են հետևյալ հիմնական հանգույցներից՝ կուտակչից՝ իր հիշող բջիջներով, վերծանիչներից, ուժեղարարներից, սյունը վերալիցքավորող սխեմայից, տվյալների բուֆերից և գրանցման սխեմայից [10-23, 29, 30] : UOՀU-ի սխեման նախագծվում է այնպես, որ կիրառելի լինի տարբեր ինֆորմացիոն ունակությամբ կառուցվածքների համար։

#### 1.2. Վերծանիչների կառուցման սկզբունքները

Տողի և սյան վերծանիչը համարվում է ՍՕՀՍ-ի կարևորագույն հանգույցը (նկ.1.3)։ Թույլատրման ժամանակը և օգտագործված հզորությունը հիշողություններում հիմնականում կարելի է որոշել վերծանիչի կառուցվածքից։ Տողի վերծանիչի մուտքում տրվում է ո բիթ կարգայնությամբ հասցե, իսկ ելքում ստացվում է 2<sup>ո</sup> կարգայնությամբ կոդ, որոնցից միայն մեկն է ակտիվ, որով և ընտրվում է հիշողության կուտակչի համապատասխան տողը։ Նկ.1.3-ում բերված են երկու տիպի վերծանիչներ տրամաբանական "ԵՎ" և "ԿԱՄ-ՈՉ" տրամաբանական տարրերի հիման վրա։



Նկ.1.2. 64 Կբ ինֆորմացիոն ունակությամբ ՍՕՀՍ-ի կառուցվածքային սխեման



T 1

I

1 1

Ā1 A1 Ā0 A0 ԿԱՄ-ՈՉ հիմքով վերծանիչ

Նկ.1.3. "ԵՎ" և "ԿԱՄ-ՈՉ" տրամաբանական տարրերով վերծանիչներ

Այս տրամաբանական տարրերի հիման վրա կարելի է կառուցել ցանկացած կարգայնությամբ վերծանիչ։ Նկ.1.3-ում բերված վերծանիչի կառուցվածքից երևում է, որ ո կարգայնությամբ վերծանիչը պահանջում է 2<sup>ո</sup> քանակի ո մուտքանի տրամաբանական տարրեր։ Երբ ո=6, անհրաժեշտ է 64 հատ 6 մուտքանի "ԵՎ-ՈՉ" փական և 64 հատ կառավարող շրջիչ՝ վերծանիչը իրականացնելու համար։ "ԵՎ" տրամաբանական տարրն իրականացվում է "ԵՎ-ՈՉ" և "ՈՉ" տարրերի միաձուլումով։ Հայտնի է, որ տարրերի 3-4 մուտքերից ավելիի դեպքում հաջորդական դիմադրությունը և հապաղումը բավական մեծ են ստացվում։ Այդ պատձառով կիառվում է փականների կասակադավորման եղանակը՝ մուտքերի քանակը պակասեցնելու նպատակով։ Դիտարկենք երկու կասկադանի վերծանիչը՝ առաջին կասկադը նախավերծանիչն է, իսկ երկրորդ կասկադը՝ վերջնական վերծանիչը (նկ.1.4)։



Նկ.1. 4. Նախավերծանիչով վերծանիչների տարբերակներ երկմուտք (ա) և եռամուտք (բ) "ԵՎ-ՈՉ" տարրերի հիման վրա

Այս երկու տարբերակից պետք է ընտրել նախագծման պահանջներին բավարարող տարբերակը։ Երկկասկադ վերծանիչի կարևորագույն առավելություններից համարվում է այն, որ այս դեպքում միջանկյալ ազդանշաններից շատերը գեներացվում են նախավերծանիչի կողմից, այնուհետև վերծանիչն օգտագործում է այդ ազդանշանները։ Արդյունքում փոքրացվում է տարրերի մուտքերի քանակը, որը հանգեցնում է հաջորդական դիմադրության և հապաղումների փոքրացման։ Ավելի մանրամասն դիտարկենք նկ.1.5-ում բերված ո=6 բիթ վերծանիչի սխեման։



Նկ.1. 5. Երկկասկադ 6 մուտքանի վերծանիչի կառուցվածքային սխեման

Այս սխեմայում նախավերծանիչի կողմից գեներացված միջանկյալ ազդանշանների քանակը հասնում է 12-ի, որոնք գեներացվում են մուտքային բիթերից և դրանց ինվերսներից: Նախավերծանիչում գեներացված ազդանշաններն են՝  $A_0A_1, A_0\overline{A_1}, \overline{A_0}A_1, \overline{A_0A_1}, A_2A_3, A_2\overline{A_3},$  և այլն: Այս ազդանշանները կարող են օգտագործվել վերջնական վերծանիչում, որպեսզի գեներացնեն 64 բիթ ելքային ինֆորմացիան՝ օգտագործելով եռամուտք "ԵՎ-ՈՉ" տարր և շրջիչ: Նշված կառուցվածքը համապատասխանում է նկ.1.4.ա-ին [10-23, 29, 30]:

# 1.3. ՍՕՀՍ-երի հիշող բջիջների հիմնական սխեմատեխնիկական լուծումների վերլուծությունը

UOՀU-երի հիշող բջիջները ուղիղ կապ ունեն սնման դողերից մեկի V<sub>DD</sub> կամ մյուսի GND հետ կամ երկուսի հետ էլ միաժամանակ։ UOՀU-ի ամենատարածված բջջի սխեման բերված է նկ.1.6.ա-ում։ Այն բաղկացած է երկու շրջանաձև միացված շրջիչից և երկու թույլատրող տրանզիստորներից։



Նկ.1. 6. UOՀU-ի հիշող բջիջը (ա) և շրջիչների լարման բնութագծերը (բ)

Թույլատրող տրանզիստորների փականները միացված են տողի գծին, իսկ ակունքները կամ արտաբերները՝ համապատասխան բիթի գծերին։ Տողի գծի միջոցով րնտրվում է համապատասխան ՀԲ-ը, իսկ բիթի գծերով իրագործվում են գրանցման և րնթերցման գործողությունները։ ՀԲ-ի մի բիթի գծի վրա պահպանվում է գրանցված ինֆորմացիան, իսկ մյուս գծի վրա՝ դրա ինվերսը։ Օրինակ, գ-ն գրանցված ինֆորմացիան է, իսկ  $\overline{q}$ -ն ինվերսը։ Գրանցված ինֆորմացիայի ուղիղ և ինվերս ազդանշանները մեծացնում են բջջի արագագործությունը և աղմկակայունությունը։ Ինչպես երևում է նկ.1.6բ-ից շրջանաձև միացված շրջիչների լարման բնութագծերից ՀԲում առկա է երկու իրար ինվերս կայուն վիձակ, բայց եթե տեղի ունենա որևիցե վիձակի փոփոխություն, ապա այդ փոփոխությունը կհանգեցնի հայելային շրջման։ Հետևաբար րնթերցումը ՀԲ-ից պետք է այնպես իրականացնել, որպեսզի տեղի չունենա վիձակի փոփոխություն, իսկ գրանցման ժամանակ պետք է ՀԲ-ն իր վիձակը փոխի գրանցած ինֆորմացիային համապատասխան։ Վեց տրանզիստորից բաղկացած ՀԲ-ի սխեման բերված է նկ.1.7-ում [31-33, 35]։ Շրջանաձև շրջիչները իրականացված են M₂, M₃ և M₄, M₅ տրանզիստորների հիման վրա, որոնք իրենց հերթին ներկայացնում են հիշող տարրը։ Հիմնական նախագծային խնդիրն է հնարավորինս փոքրացնել ՀԲ-ը և դրա հզորության ծախսը, որպեսզի հնարավոր լինի միլիոնավոր բջիջներ տեղաբաշխել չիպի վրա։ Շատ հաձախ ՀԲ-ի հզորության նվազարկման համար փոքրացնում են հիմնականում անդրշեմային հոսանքներով պայմանավորված կորստի հոսանքները, այսինքն՝ պետք է օգտագործել բարձր շեմային լարումով տրանզիստորներ։



Նկ.1. 7. 6T UOՀU-ի հիշող բջջի էլեկտրական սխեման

ՀԲ-երի տոպոլոգիական նախագծման ժամանակ պետք է այն նախագծվի հնարավորին փոքր չափերով։ Շատ նախագծերում M<sub>2</sub>, M<sub>4</sub> տրանզիստորները փոխարինվում են բազմաբյուրեղ սիլիցիումային դիմադրություններով (նկ.1.8)։



Նկ.1. 8. 4T հիշող բջջի էլեկտրական սխեման

Այս կառուցվածքով հիշող բջիջը կոչվում է 4T հիշողության բջիջ, քանի որ բջջում առկա է 4 տրանզիստոր [37, 38]։ Այս կառուցվածքով հիշող բջջի դեպքում հզորությունը փոքրացնել կարելի է՝ ընտրելով մեծ արժեքներով դիմադրություններ։ Հանգստի վիձակում այսպիսի հիշող բջիջներով անցնում է նանոամպերների կարգի հոսանք։

Գոյություն ունեն հիշող բջիջների շատ տարատեսակներ, որոնցից որոշները բերված են նկ.1.9-ում [22, 24, 39-44]։

Դիտարկենք UOՀU-ի կուտակչի աշխատանքի սկզբունքը նկ.1.10-ում բերված սխեմայի հիման վրա [10-23, 34]։



Նկ.1. 9. ՀԲ-երի՝ 7T (ա), 8T (բ), 10T (գ,դ) էլեկտրական սխեմաները

Ընտրվում է տողի կամ բառի գիծը տողի վերծանիչով։ Բոլոր այն բջիջները, որոնք միացված են ընտրված տողի գծին, ստանում են թույլատվություն գրանցման կամ ընթերցման համար։ Բջիջներն ուղղահայաց ուղղությամբ միացված են բիթի գծերին թույլատրող տրանզիստորներով, որոնց միջոցով է ընթերցվում կամ գրանցվում ինֆորմացիան։ Երկու Ե և *Խ* սյուները (բիթի գծերը) ապահովում են ինֆորմացիայի դիֆերենցիալ հաղորդումը։ Սինխրոն ազդանշանով աշխատող հիշողությունների դեպքում տողի ընտրման հրամանը վերծանիչի կողմից տրվում է սինխրոն ազդանշանի հետ միասին։

Տողի վերծանիչի կողմից կուտակչից ընտրվում է միայն մեկ տող այնպես, ինչպես բերված նկ.1.10.-ում։ Ընտրվել է wl3 տողը, որի բոլոր տարրերը ակտիվացված են և պատրաստ են գրանցման կամ ընթերցման գործընթացին։ Տողի գիծն ունի բավականին մեծ *Ը<sub>տող</sub>* ունակություն, որը պետք է լիցքավորի վերծանիչը։



Նկ.1. 10. Հիշողության կուտակչի սխեման

Այն բաղկացած է երկու փականի և տողի գծերի ունակություններից, յուրաքանչյուր բջջի համար՝

$$C_{puin} = (2 * i h u l u . n i u . + q \delta h . n i u) * inn l p p h p . pui u.$$
(1.1)

Երբ տողի գիծն ընտրված է, ՀԲ-ը պատրաստվում է ընթերցման կամ գրանցման գործընթացին։ Ընթերցման գործընթացում ՀԲ-ի միայն մեկ ձյուղով է անցնում հոսանք, որի արդյունքում Ե և *Խ* բիթի գծերի միջև ձևավորվում է շատ փոքր լարման տարբերություն։ Մյան վերծանիչի և մուլտիպլեքսորի միջոցով ընտրվում են համապատասխան սյուները, որոնցից պետք է ընթերցվի ինֆորմացիան։ Քանի որ բիթի գծերից մեկը լիցքաթափվում է, ուստի առաջանում է բիթի գծերի միջև պոտենցիալների տարբերություն,որը ուժեղացվում է և ուղարկվում ելքային բուֆեր։ Պետք է նշել, որ բիթի գծերը նույնպես ունեն մեծ ունակություններ՝ պայմանավորված դրանց միացած ՀԲ-երի քանակով։ Տվյալ ունակություններն արտահայտվում են հետևյալ բաղադրիչներով՝ ակունք/արտաբեր ինչպես նաև միացման գծերի և ակունք/արտաբեր կոնտակտների ունակություններով։ Սովորաբար մի կոնտակտը օգտագործում են երկու ՀԲ-երը միաժամանակ։ Բիթի գծի ընդիանուր ունակությունը արտահայտվում է հետևյալ կերպ՝

$$C_{php} = \left(\frac{w \psi n i \psi p}{w p m w p h p} n i \psi w \psi + q \delta h n i \psi w \psi + q h m m h w \psi + q h m h m h w \psi + q h m h m h w \psi + q h m h m h w \psi + q h m h m h w \psi + q h m h m h w \psi + q h m h m h w \psi + q h m h m h m h h m h m h h m h m h h m m h$$

Գրանցման ժամանակ ՀԲ-ի բիթի գծերից մեկը լիցքավորվում է՝ պահպանում է տրամաբանական 1 ինֆորմացիա, իսկ մյուսը, այդ նույն ժամանակ, լիցքաթափվում է և սկսում է պահպանել տրամաբանական 0։ Երբ այս պրոցեսները հիշող բջիջներում ավարտվում են, տողի ընտրման ազդանշանը նորից ընդունում է տրամաբանական 0 մակարդակ։ Հիշող բջջի նախագծումը ենթադրում է նկ.1.7-ում բերված վեց տրանզիստորների չափերի ձիշտ ընտրություն՝ գրանցման և ընթերցման պրոցեսի ձիշտ իրականացումն ապահովելու նպատակով։ Քանի որ հիշող բջիջը սիմետրիկ է, պետք է ընտրվեն երեք տրանզիստորների (M1, M3, M5 կամ M2, M4, M6) ձիշտ չափսեր։ Նախագծման ժամանակ պետք է նախագծել բջիջը հնարավորինս փոքր մակերեսում և ապահովել ընթերցման և գրանցման բարձր կայունություն։

## 1.4. Ընթերցման գործողությունը 6T հիշող բջիջներում

Դիտարկենք 6T ՀԲ-ի ընթերցման գործողությունը նկ.1.11-ում բերված սխեմայի հիման վրա։ Դիցուք բջջի ձախ ձյուղում պահպանվում է տրամաբանական 0, իսկ աջ ձյուղում՝ տրամաբանական 1 [10-23, 36, 45]։ Հետևաբար, M<sub>1</sub> տրանզիստորը բաց է, իսկ M2-ը՝ փակ։ Ինիցիալացման համար b և  $\overline{b}$  բիթի գծերը լիցքավորվում են մինչև տրամաբանական 1 մակարդակ (բարձր լարում V<sub>DD</sub>), որը նկարում պատկերված չէ։ Տողի ընտրման գիծը ՀԲ-ի ոչ ակտիվ վիձակում գտնվում է լարման ցածր մակարդակի վրա, երբ այն ընդունում է լարման բարձր մակարդակ, ՀԲ-ի M<sub>3</sub>, M<sub>4</sub> տրանզիստորները բացվում են և M<sub>1</sub>, M<sub>3</sub> տրանզիստորներով դեպի հող սկսում է հոսանք անցնել։ Արդյունքում  $C_{php}$  ունակությունը շատ դանդաղ սկսում է լիցքաթափվել։ Իսկ մյուս ձյուղում լարման արժեքը մնում է բարձր մակարդակի վրա, քանի որ դեպի հող տանող ձանապարհ չկա (M<sub>2</sub> տրանզիստորը փակ է)։ Այսպիսով, b և  $\overline{b}$  բիթի գծերի վրա ստացված լարման տարբերությունը տրվում է ուժեղարարին, որն էլ իր հերթին հաղորդվում է տվյալների բուֆերին։ Ընթերցման ցիկլի ավարտից հետո տողի գիծն ընդունում է տրամաբանական 0, իսկ բիթի գծերը նորից վերալիցքավորվում են (V<sub>DD</sub>)։



Նկ.1. 11. 6T հիշող բջջի ընթերցման գործողությունը

Տրանզիստորների չափերն ընտրելիս պետք է դրանց(չափերը) ապահովեն ինֆորմացիայի կայունությունը ընթերցումից հետո։ Խնդիրն այն է, որ երբ սկսում է M<sub>3</sub>, M<sub>1</sub> տրանզիստորներով հոսանք անցնել դեպի հող, այն կարող է բերել լարման մակարդակի բարձրացման q գծի վրա, որը կհանգեցնի M<sub>2</sub> տրանզիստորի բացմանը, ինչի արդյունքում q̄ գիծը կհայտնվի ոչ աշխատանքային ռեժիմում։ Լարումը q̄ գծի վրա կարող է ընկնել, բայց ոչ այնքան, որ տեղի ուենա փոխանջատում։ Հիշող բջջի վիձակի փոփոխությունից, խուսափելու համար ընթերցման ժամանակ անհրաժեշտ է ձիշտ կառավարել գծի լարումը, որը պետք է իրագործել M<sub>3</sub>, M<sub>1</sub> տրանզիստորների ձիշտ չափերի ընտրությամբ։ Կարելի է M<sub>1</sub> տրանզիստորի անցունակությունը մեծացնել 3...4 անգամ M<sub>3</sub>-ի նկատմամբ, որպեսզի արտաբերի լարումը չգերազանցի շեմային լարումը։ Ըստ տեսության, լարումը պետք է չգերազանցի փոխանջատման լարումը, բայց գործնականում նախագծման փուլում պետք է շատ ուշադիր լինել տեխնոլոգիական վարիացիաների և աղմուկների նկատմամբ։ Ընթերցման ժամանակ կայունությունը բնութագրվում է երկու պարամետրով՝ տեխնոլոգիական վարիացիաներ և աղմկակայունություն։ Մյուս կարևոր առանձնահատկությունը ընթերցման ժամանակ բջջով անցնող հոսանքն է, որը բավականին փոքր է, իսկ բիթի գծի ունակությունը՝ բավականին մեծ, հետևաբար լիցքաթափման պրոցեսը շատ դանդաղ տեղի կունենա։ Այդ պրոցեսը պետք է տեղի ունենա ընթերցման ցիկլի տևողության 20...30% ընթացքում (նկ1.11բ)։ Բիթի գծի մակարդակի փոփոխությունն արտահայտվում է հետևյալ կերպ՝

$$I_{cell} = C_{bit} \frac{dV}{dt}$$
(1.3)

$$\frac{\mathrm{dV}}{\mathrm{dt}} = \frac{\mathrm{I}_{\mathrm{cell}}}{\mathrm{C}_{\mathrm{bit}}} \tag{1.4}$$

 $I_{cell}$  – ը ղեկավարում է բիթի գծերի լիցքաթափման արագությունը։ Եթե պետք է արագ լիցքաթափում, կարելի է մեծացնել  $I_{cell}$  արժեքը։ Այս դեպքում M<sub>3</sub>, M<sub>1</sub> տրանզիստորները նույնպես պետք է մեծացվեն։ Քանի որ այսպիսի բջիջների քանակը կուտակչում կարող է միլիոնների հասնել, հետևաբար, մակերեսը և հզորությունը ավելի մեծ կլինեն։ Մեր կողմից առաջարկվում է այլ մոտեցում. ուժեղարարը միացնել բիթի գծերին, որպեսզի հնարավոր լինի զգալ նույնիսկ փոքր ΔV փոփոխությունը Ե և  $\overline{b}$  բիթի գծերի միջև, և ելքում կստացվի լայն բացվածքով ազդանշան՝ 0 կամ 1։ Եթե լարման ΔV փոփոխությունը և Δτ հապաղումը որոշված են, ապա ըստ նկ.1.11բ-ի՝

$$I_{cell} = \frac{C_{bit}\Delta V}{\Delta\tau} \tag{1.5}$$

Այսպիսով, որոշվում է հիշող բջջով անցնող հոսանքի արժեքը, հետևաբար, նաև M<sub>3</sub>, M<sub>1</sub> տրանզիստորների Ճիշտ չափերը։ Եթե գիտենք M<sub>3</sub>, M<sub>1</sub> տրանզիստորների Ճիշտ չափերը, կարելի է հաշվել համապատասխան հապաղումը՝

$$\Delta \tau = \frac{C_{bit} \Delta V}{I_{cell}} \tag{1.6}$$

Գործնական հաշվարկները ցույց են տվել, որ M<sub>3</sub>, M<sub>1</sub> տրանզիստորների օպտիմալ չափերի հարաբերությունը հետևյալն է՝

$$\frac{W_1}{W_2} \approx 1.5 \tag{1.7}$$

22

#### 1.5. Գրանցման գործողությունը 6T հիշող բջիջներում

0 կամ 1-ի գրանցման գործողությունն իրականացնելու դեպքում օգտագործվում է միայն մեկ բիթի գիծ՝ Ե կամ  $\overline{b}$ , նրան տալով լարման ցածր մակարդակ, իսկ մյուս բիթի գիծը այդ նույն ժամանակ մնում է բարձր լարման մակարդակում (V<sub>DD</sub>) [10-23, 45]։ Ըստ նկ.1.12-ի, եթե պետք է գրանցել 1, ապա Ե-ին տրվում է 1, իսկ եթե պետք է գրանցել 0, Եին տրվում է 0։



Նկ.1. 12. 6T հիշող բջջի գրանցման գործողությունը

Այս դեպքում ՀԲ-ը պետք է նախագծված լինի այնպես, որ M<sub>4</sub> տրանզիստորի թողունակությունը մի քանի անգամ մեծ լինի M<sub>6</sub>-ից, որպեսզի M<sub>2</sub> տրանզիստորի արտաբերի լարումը միշտ լինի փոխանջատման լարումից ներքև։ Արդյունքում M<sub>1</sub> տրանզիստորը փակվում է, և նրա արտաբերի վրա հայտնվում է բարձր լարում (V<sub>DD</sub>), որը արդյունք է M<sub>5</sub> և M<sub>3</sub> տրանզիստորների աշխատանքի։ Այդ նույն ժամանակ M<sub>2</sub> տրանզիստորը միանում է և օգնում է M<sub>4</sub> տրանզիստորին ելքում ցածր լարում ստանալուն։ Երբ ՀԲ-ում ավարտվում է ինֆորմացիայի գրանցումը, տողի ընտրման գիծը վերադարձվում է լարման ցածր մակարդակին։ Հիշող բջջի նախագծման համար հնարավորություն տրվի ինչպես բերված է նկ.1.12բ-ում։ Լավագույն փոխհարաբերությունը M₄, M₀ տրանզիստորների աղմկակայունության առումով ստացվում է`

$$\frac{W_4}{W_6} \approx 1.5 \tag{1.8}$$

Այսպիսով, ՀԲ-ի նախագծման համար կիրառելով (1.7), (1.8) բանաձևերը՝ կարելի է վստահ լինել, որ կապահովվի հիշող բջջի Ճիշտ նախագծումը։

### 1.6. UOՀU-ի սյան մուտք/ելք սխեմայի հետազոտումը

UOՀU-ի սյան մուտք/եյք սխեման իր կազմում ներառում է բիթի գծերը վերալիցքավորող սխեման, սյան մուլտիպլեքսորը և գրանցման ու ընթերցման սխեմաները։ UOՀU-ի սյան մուտք/ելք սխեման պետք է նախագծել հիշող բջջին համապատասխան՝ հաշվի առնելով սինխրոազդանշանը [10-23, 46, 47, 50]։ Սովորաբար րնթերցումից և գրանցումից առաջ բիթի գծերը լիցքավորվում են մինչև լարման բարձր մակարդակ (VDD)։ Բիթի գծերը լիցքավորող սխեմայի տեսքը կախված է օգտագործվող ուժեղարարի սխեմայից։ Նկ.1.13-ում բերված են երեք հնարավոր լիցքավորող սխեմաների տեսքը։ Նկ.1.13ա-ում բերված է դինամիկ տրամաբանությամբ լիցքավորող սխեման, որի PC ազդանշանը միացված է երեք տրանզիստորների փականներին, որոնցից երկուսի ակունքները միացված են բարձր սնման լարմանը, իսկ դրանց արտաբերները երրորդ տրանզիստորի ակունքի և արտաբերի միջոցով միացված են իրար՝ այդ երկու ձյուղերի լարումների տարբերությունը կոմպենսացնելու նպատակով։ Երբ տողի գիծն ընդունում է լարման բարձր մակարդակ, բիթի գծերից մեկը մնում է յարման բարձր մակարդակի վրա, իսկ մյուսի յարումը գծայինորեն ընկնում է, մինչև որ տողի գիծն ընդունի լարման ցածր մակարդակ։ Նկ.1.13.բ-ում բերված լիցքավորող N-ՄՕԿ-ի սխեմա է։ Այն բաղկացած է երկու ստատիկ բեռից և մեկ սխեման կեղծ տրանզիստորից, որը կոմպենսացնում է այդ երկու Ճյուղի լարումների տարբերությունը (հավասարեցնում է 0-ի)։ PC ազդանշանը կիրառելիս կոմպենսցանող տրանզիստորն ուղղակի հավասարակշռում է այդ երկու Ճյուղերի լարումները։



Նկ.1. 13. Լիցքավորող սխեմաների տարատեսակները

Նկ.1.13գ-ում բերված է N-ՄՕԿ տրանզիստորի հագեցման տիրույթում գտնվելու տարբերակով լիցքավորման սխեման։ Այս տարբերակի կիրառման դեպքում առավելագույն լարումը բիթի գծերի վրա կլինի բարձր սնման լարման և շեմային լարման տարբերությունը (Vpp-Vth)։ Այստեղ նույնպես PC ազդանշանի կիրառման դեպքում Ճյուղերը հավասարակշռվում (բալանսավորվում) են։

Այսպիսով, երբ բոլոր սյուները լիցքավորված են մինչև բարձր սնման լարում, պետք է կատարվի սյան (սյուների) ընտրություն, որում պետք է ինֆորմացիան գրանցվի կամ րնտրությունն իրականացվում է սյան րնթերցվի։ Ալդ սյան վերծանիչի և մուլտիպլեքսորի միջոցով։ m-բիթանի սյան վերծանիչն օգտագործվում է, 2<sup>m</sup> սյուներից մեկը կամ մի քանիսը ընտրելու նպատակով, ինչպես ցույց է տրված նկ.1.14-ում [10-23, 48-50]։ Սյունը կամ սյուները ընտրեյու համար օգտագործվում են նաև բանայիային տրանզիստորներ։ Բանալիային տրանզիստորները պահանջում են Inmdurghy կառավարող ազդանշաններ։ Ակնհայտ է, եթե պահանջվեր ընդամենը ութ բիթ ինֆորմացիայի ընթերցում, բանալիային տրանզիստորների հետ խնդիր չէր առաջանա։



Նկ.1. 14. Սյան վերծանիչի և մուլտիպլեքսորի սխեման

Այս կառուցվածքի յավարկման համար առաջարկվում է բանայի տրանզիստորները միացնել ուժեղարարի և միևնույն ժամանակ` գրանցման բյոկի հետ, որպեսզի, թե գրանցման, թե՛ ընթերցման ժամանակ խնդիր չառաջանա (նկ.1.15ա)։ Բայց այս տարբերակը նույնպես ունի ծրագծման հետ կապված խնդիր, քանի որ նույն ազդանշանը պետք է հաղորդվի ինչպես P-ՄՕԿ տրանզիստորին, այնպես էլ նրա համապատասխան N-ՄՕԿ տրանզիստորին։ Կատարվել է մի կարևոր դիտարկում. ԿՄՕԿ տեխնոլոգիայում P-ՄՕԿ տրանզիստորները ավելի լավ հաղորդում են լարման բարձր մակարդակը, իսկ N-ՄՕԿ տրանզիստորները՝ լարման ցածր մակարդակը։ Վերևր և ընթերցման մասին խոսելիս նշվել է, որ եթե ընթերցման գրանցման ժամանակ բիթի գծերը լիցքավորվում են մինչև լարման բարձր մակարդակ, այդ դպքում կարելի է կիրառել P-ՄՕԿ տրանզիստորները ընթերցման ժամանակ, իսկ գրանցման ժամանակ օգտագործվում է լարման ցածր մակարդակը. այստեղ էլ կարելի է օգտագործել N-ՄՕԿ տրանզիստորները։ Այս մոտեցմամբ է կառուցված նկ.1.15բ-ի սյան րնտրման սխեման։



Նկ.1. 15. Սյան ընտրման սխեմաներ. ա – տրանզիստորի միացումը ուժեղարարի և գրանցման բլոկի հետ՝ բ - P-ՄՕԿ և N-ՄՕԿ տրանզիստորների կիրառմամբ

## 1.7. Գրացման, ընթերցման և ուժեղարարների սխեմաների հետազոտումը

UOՀU-ի գրանցման սխեման բերված է նկ.1.16.-ում [10-23, 51]։ Աշխատանքի սկզբունքը՝

- սյուները լիցքավորվում են մինչև լարման բարձր մակարդակ V₀₀ M7 և M8 տրանզիստորների միջոցով։

- հասցեն և տվյալը հաստատված են կայուն վիճակում և սպասում են՝ սինխրո ազդանշանին։

- հասցեի ազդանշանը ձևափոխված է և ընտրված են սյուները և տողի գծերը, մինչև տողի գծի ակտիվանալը. տվյալը և գրանցման հրամանը ակտիվացվում են։

Տվյալը և գրանցման հրամանը տրվում են "ԵՎ" տրամաբանական տարրի միջոցով։ M<sub>13</sub>, M<sub>14</sub> և M<sub>15</sub> տրանզիստորների չափերն ընտրված են այնպես, որ բիթի գծերը հասցնեն համապատասխան ժամանակում լիցքաթափել։ Երբ տողի գիծը գնում է լարման բարձր մակարդակ, հիշող բջջից հոսանք է անցնում, որի արդյունքում բջջում պարունակվող ինֆորմացիան շրջվում է (փոխվում է նաև գրանցման գործողությունը)։ Քանի որ, ինչպես գիտենք, հիշող բջջի ներքին լարումը պետք է իջեցվի փոխանջատման կետից ներքև, որպեսզի հիշող բջջում տեղի ունենա ինֆորմացիայի շրջում, ուստի գրանցման պրոցեսի ավարտից հետո տողի գիծը և սյան ընտրման գիծը պետք է վերադարձվեն լարման ցածր մակարդակ։



Նկ.1. 16. Գրանցման սխեման և ժամանակային դիագրամները

Ընթերցման սխեման ակտիվանում է, երբ տողի ընտրման գիծը գնում է լարման բարձր մակարդակ։ Ընթերցման ժամանակ հիշող բջիջր հոսանք է քաշում մեծ ունակությամբ բիթի գծերից։ Հետևաբար, բիթի գծերի լիցքաթափումը շատ դանդաղ տեղի կունենա, ուստի ինֆորմացիայի րնթերցումը արագացնելու hwuwp, օգտագործվում է շատ զգայուն ուժեղարար, որը նույնիսկ չնչին տարբերությունները զգում է։ Այսպիսով, ինֆորմացիան հիշող բջջից ընթերցելու համար օգտագործվում է երկու և ավելի կասկադներ ունեցող ուժեղարար, որպեսզի հնարավոր լինի զգալ 150...200 մյՎ յարման տարբերությունը b և  $\bar{b}$  բիթի գծերի վրա։ Այսպիսով, սյան (բիթի գծերի) հապաղումը պայմանավորված է լինում այն ժամանակով, որն անհրաժեշտ է, որ բիթի գծերի միջև լարման տարբերությունը հասնի 150...200 մՎ։

Նկ.1.17-ում բերված է UOՀU-ի պարզեցված ընթերցման սխեման [10-23, 51]։



Նկ.1. 17. Ընթերցման սխեման և ժամանակային դիագրամները

Ընթերցման սխեմայի աշխատանքի սկիզբը նույնպես տրվում է սյան և տողի գծի ընտրությամբ։ Սովորաբար սյունը և ուժեղարար թույլատրող ազդանշանը ընտրվում են միաժամանակ։ Նկ.1.18-ում բերված ուժեղարարն [52-73] օգտագործվում է, որ կարողանա զգալ Ե և *Խ* բիթի գծերի վրա շատ փոքր տարբերությունները և արդյունքում ելքում գեներացնի համապատասխան լայն բացվածքով ազդանշան։



Նկ.1. 18. Դիֆերենցիալ ուժեղարարի սխեման

Ուժեղարարը և լիցքավորող սխեման չպետք է միաժամանակ աշխատեն, քանի որ այդ դեպքում ուժեղարարը ձիշտ չի աշխատի։ Այսպիսի ԿՄՕԿ տեխնոլոգիայի կառուցվածքով ուժեղարարի համար անհրաժեշտ է, որ M<sub>4</sub>, M<sub>5</sub> տրանզիստորները գտնվեն հագեցման ռեժիմում, որպեսզի օսt ելքում գեներացվի ցածրից բարձր լարման մակարդակի ազդանշան (0-V<sub>DD</sub>)։ Նշված տիպի ուժեղարարի առավելություններն են՝ աղմկակայունությունը և արագագործությունը։ Աղմկակայունությունը շատ կարևոր դեր է խաղում, քանի որ բիթի գծերի վրա աղմուկների ազդեցությունը սահմանափակված է բիթի գծերի մեծ ունակությամբ, իսկ ուժեղարարում այն կարող է հանգեցնել սխալի։ Կիրառվում է դիֆերենցիալ ուժեղարար, քանի որ կարևոր է b և  $\bar{b}$  բիթի գծերի վրայի լարման տարբերությունը։ Նկ.1.18-ի սխեման կարելի է բաժանել երեք մասի՝ հոսանքի հայելի, ընդհանուր ակունքով ուժեղարար և հենակային լարումով հոսանքի աղբյուր։ Բոլոր տրանզիստորները սկզբում գտնվում են հագեցման ռեժիմում՝ ապահովելով մեծ ուժեղացում, իսկ հոսքուղու L երկարությունն ընտրվում է մեծ, որպեսզի մեծացվի գծայնությունը։ M<sub>3</sub>, M<sub>4</sub> տրանզիստորներն ձյուղերում ապահովում են հավասար

$$I_3 \approx I_4 \tag{1.9}$$

Այս երկու տրանզիստորից յուրաքանչյուրով անցնող հոսանքի փոփոխությունը պայմանավորված է տվյալ տրանզիստորի Vɒs ակունք-արտաբեր լարումով։ M₅ տրանզիստորը հանդես է գայիս որպես հենակային լարումով հոսանքի Iss արժեքով աղբյուր, որը կախված է V<sub>ՓԱ</sub> լարման արժեքից։ Երբ մուտքային լարումները V<sub>i1</sub>=V<sub>i2</sub>, ապա ուժեղարարի երկու մյուղով կհոսի հավասար հոսանք, որը հավասար կլինի Iss/2։  $\mathrm{V}_{\mathrm{i1}},\mathrm{V}_{\mathrm{i2}}$ միանում են համաատասխան b և  $ar{b}$  բիթի գծերին։ Հենակային լարումով հոսանքի աղբյուրը պետք է այնպես նախագծված լինի, որպեսզի կարողանա ապահովել ելքային ազդանշանի լայն բացվածք, այսինքն՝ մեծ ուժեղացում ապահովելու համար M5 տրանզիստորը պետք է գտնվի հագեցման ռեժիմում։ Դիտարկենք ուժեղարարի աշխատանքը լիցքաթափման (նկ.1.19ա) և լիցքավորման (նկ.1.19բ) դեպքում։ Լիցքաթափումը տեղի է ունենում M₂ տրանզիստորի միջոցով և M₅ տրանզիստորի I₅ հոսանքով, իսկ լիզքավորումը՝ M₄ տրանզիստորով (նկ.1.19բ)։



Նկ.1. 19. Դիֆերենցիալ ուժեղարարի ա- լիցքաթափումը, բ - լիցքավորումը

Այսպիսի դիֆերենցիալ ուժեղարարները օգտագործվում են արագագործ համակարգերում, որտեղ դիֆերենցիալ ազդանշանի բացվածքը 100...200 մլՎ է։ Այս ուժեղարարի արագագործությունը կարելի է ղեկավարել ըստ թույլատրելի ցրման հզորության։ Դիտարկված դիֆերենցիալ ուժեղարարի համար ելքային ազդանշանի փոփոխությունը ցածրից բարձր և հակառակը ունի հետևյալ տեսքը՝

$$\frac{dV}{dt} = \frac{I_{ss}}{C_{out}} \tag{1.10}$$

dV/dt-ն կոչվում է ազդանշանի աճի արագություն։ Ուժեղարարի հապաղումը կարելի է հաշվել հետևյալ բանաձևով՝

$$\Delta \tau = \frac{C_{out} \Delta V_{out}}{I_{ss}} \tag{1.11}$$

(1.11) արտահայտությունից երևում է, որ ուժեղարարի հապաղումը կարելի է փոքրացնել՝ I<sub>ss</sub> հոսանքի արժեքը մեծացնելով։ Բայց պետք է հաշվի առնել, որ ցրման հզորությունը ուժեղարարում արտահայտվում է հետևյալ բանաձևով՝

$$P = I_{ss} V_{dd} \tag{1.12}:$$

Այսպիսով, գոյություն ունի փոխհամաձայնություն արագագործության և հզորության միջև, քանի որ երկուսն էլ կախված են I<sub>ss</sub> հոսանքի արժեքից։

#### 1.8. UOՀU-ի էներգասպառման նվազեցման միջոցների հետազոտումը

Ժամանակակից տեխնոլոգիական սերնդափոխության արդյունքում շարունակում է աձել ՍՕՀՍ-երի էներգիայի ծախսը։ ՍՕՀՍ-ն`տարիների ընթացքում էներգասպառման փոփոխության հետազոտությունը, ցույց է տալիս, որ էներգիայի ծախսը ժամանակին զուգընթաց աձել է և ներկայումս կազմում է 2000 մՎտ և ավելի [24, 74-89]։ Դինամիկ էներգասպառման (այսինքն` միավոր ժամանակում ծախսվող էներգիայի) նվազեցման ամենաարդյունավետ եղանակը սնման լարումը փոքրացնելն է`

$$P_{\eta h u} = C_{u} N_{\psi h} V_{DD}^{2} f_{u} + t_{\psi d} V_{DD} I_{\psi} f_{u} , \qquad (1.13)$$

որտեղ N<sub>փհ</sub>-ը ելքի փոխանջատման հավանականությունն է, ք<sub>ս</sub>-ը՝ աշխատանքային հաձախությունը, I<sub>փ</sub>-ը՝ փոխանջատման հոսանքը, C<sub>ե</sub>-ը՝ ելքային ունակությունը, իսկ է<sub>փժ</sub>-ն՝ փոխանջատման ժամանակը։

Վերջին 10 տարում, ԻՍ-երի մասշտաբավորմանը զուգընթաց, V<sub>DD</sub> – ի սնման լարումը փոքրացվել է 5Վ-ից միչև 0.6Վ։ V<sub>DD</sub>-ի փոքրացումը հանգեցնում է տրանզիստորի ակունքից հոսարան անցնող I<sub>ահ</sub> հոսանքի փոքրացման՝

$$I_{\rm uh} = \mu C_{\rm th} \frac{W}{L} \frac{(V_{\rm thu} - V_2)^2}{2} , \qquad (1.14)$$

որտեղ μ-ն էլեկտրոնների շարժունակությունն է, C<sub>փ</sub> -ը` փականի ունակությունը, **W** -ն` փականի լայնությունը, L-ը`փականի երկարությունը, V<sub>փա</sub>-ը` փականի և հոսարանի միջև լարումը, որի առավելագույն արժեքը հավասար է V<sub>DD</sub>-ին, V<sub>2</sub> -ն` տրանզիստորի շեմային լարումը։

Տրանզիստորի հոսանքի փոքրացումը կհանգեցնի ՍՕՀՍ-ի հաձախության փոքրացման։ Որպեսզի V<sub>DD</sub>-ի փոքրացմանը զուգընթաց պահպանվի տրանզիստորի հոսանքի միննույն արժեքը, անհրաժեշտ է նվազեցնել տրանզիստորի V<sub>2</sub> շեմային լարումը, որը հանգեցնում է կորստային հոսանքի էքսպոնենցիալ աձի՝

որտեղ  $V_g = kT/q$ , n -ը տեխնոլոգիայից կախված պարամետր է և կարող է փոխվել (1-2.5) միջակայքում։ Այսպիսով, ստացվեցին իրար հակասող դրույթներ՝ դինամիկ էներգասպառման նվազեցման համար անհրաժեշտ է փոքրացնել սնման լարումը։ Տրանզիստորի աշխատանքի արդյունավետությունը պահպանելու համար պետք է փոքրացնել շեմային լարումը, ինչի արդյունքում էքսպոնենցիալ օրենքով մեծանում է տրանզիստորի կորստային հոսանքը՝ հանգեցնելով ստատիկ էներգասպառման (այսինքն՝ միավոր ժամանակում ծախսվող էներգիայի, երբ տարրը չի փոխանջատվում) մեծացման։

Մինչև 2005-2007 թվականները կորստային էներգայի ծախսի մեծացման հաշվին դինամիկ էներգասպառման նվազեցումը րնդունելի քանի էp, np ստատիկ էներգասպառումը մի քանի կարգ ավելի փոքր էր, քան դինամիկը։ Սակայն նշված եղանակը դառնում է ոչ շահավետ ժամանակակից տեխնոլոգիաների համար, քանի որ 90 նմ-ից ավելի փոքր տեխնոլոգիաների դեպքում UOՀU-ի ստատիկ էներգիայի ծախսը դարձել է նույն կարգի, ինչ դինամիկ էներգիայինը (նկ.1.20)։ 65 նմ տեխնոլոգիայով UO2U-nıı պատրաստված կորստային հոսանքներով պայմանավորված էներգասպառումը կազմում է ամբողջ ՍՕՀՍ-ի ծախսած էներգիայի 40%-ից ավելին։ Տեխնոլոգիայի մասշտաբավորման պատձառով դժվարանում է ՍՕՀՍ-ի պարամետրերի մշտության կառավարումը արտադրության ընթացքում։ Օրինակ, արտադրության գործընթացում տրանզիստորների պարամետրերի 30%-ով տարբերությունը կարող է հանգեցնել կորստային հոսանքների մինչև 20 անգամ փոփոխության։ Այսպիսով, ժամանակակից տեխնոլոգիաներով պատրաստված UO2U-ի համար չափազանց կարևոր խնդիր է դառնում դրանց էներգասպառման նվազեցումը։



Նկ.1. 20. UOՀU-ի դինամիկ և ստատիկ էներգասպառումների կախվածությունը տեխնոլոգիայի մասշտաբավորումից

UOՀU-ի աշխատանքի ընթացքում ոչ բոլոր բաղադրիչ մասերն են աշխատում միևնույն ծանրաբեռնվածությամբ, նույնիսկ ավելին, կան այնպիսի հանգույցներ, որոնք պարապ վիճակում են UO2U-ի տվյալ օպերացիայի ընթացքում։ Դա հնարավորություն է տայիս էներգիայի ծախսի նվազեզման նպատակով UOՀU-ի աշխատանքի ընթագքում առանձին ենթահամակարգերի սնման յարումները և աշխատանքային հաձախությունները փոքրացնել՝ չազդելով UOՀU-ի աշխատանքի արդյունավետության վրա (նկ.1.21)։ Հաձախության և սնման լարման միաժամանակյա փոքրազման դեպքում հնարավոր է ավելի քան չորս անգամ փոքրացնել ենթահանգույցի էներգասպառումը։ Ելնելով տոպոլոգիական նախագծման սահմանափակումներից` նպատակահարմար չէ UOՀU-ի յուրաքանչյուր ենթահանգույցը առանձին սնման յարման դողին միացնելը, ուստի UO2U-ում մի քանի ենթահանգույցներ միավորում են՝ ձևավորելով այսպես կոչված լարման կղզյակ (ԼԿ)։



Նկ.1. 21. ՍՕՀՍ-ում էներգասպառման կախվածությունը սնման լարումից տարբեր հաձախությունների դեպքում

UOՀU-ն ՀԿ-ների բաժանելիս պետք է հաշվի առնել ոչ միայն ենթահանգույցների սնման լարումների արժեքները, այլն UOՀU-ի տոպոլագիան, ենթահանգույցների ֆունկցիոնալության տեսակը, սխալների առաջացման հավանականությունը, ենթահանգույցների միջև կապը և այլն։ UOՀU-ում յուրաքանչյուր ենթահանգույցի համար գոյություն ունի սնման լարման միջակայք (նկ.1.22ա, որտեղ V<sub>DDL</sub>-ով նշանակված է այդ միջակայքի նվազագույն արժեքը, V<sub>DDH</sub>-ով` առավելագույն արժեքը)։ Կատարվում է սնման լարման բաժանում վերջավոր թվով լարման արժեքների, և որոշվում է տվյալ ենթահանգույցի սնման լարման V<sub>DDM</sub> արժեքը, երբ էներգասպառման և հապաղման արտադրյալը նվազագույնն է։ Այնուհետև կառուցվում է լարման արժեքների աղյուսակը, որտեղ ամեն ենթահանգույցի համար գրված են V<sub>DDL</sub>, V<sub>DDM</sub> և V<sub>DDH</sub>-ի արժեքները և համապատասխանաբար՝ դրանցից յուրաքանչյուրի էներգիայի ծախսը։ UO2U-ն ԼԿ-ների բաժանելուց հետո կատարվում է յուրաքանչյուր ԼԿ-ի էներգասպառման փոքրացում։ Ներկայումս ԼԿ-ի էներգիայի ծախսի նվազեցման համար կիրառվում են հետևյալ մեթոդները.

1) սխեմայի սինքրոազդանշանի շրջափակում,



Նկ.1. 22. ա- էներգասպառման և հապաղման կախումը V<sub>DD</sub>-ից բ- լարման արժեքների աղյուսակ

2) սխեմայի հզորության շրջափակում,

3) դինամիկ լարման և հաձախության մասշտաբավորում,

4) տարբեր շեմային լարում ունեցող տրանզիստորների օգտագործում,

5) շեմային լարման մասշտաբավորում։

Ստորև մանրամասն դիտարկված է այդ մեթոդներից յուրաքանչյուրը։

Սովորաբար ՍՕՀՍ-ն կառավարող բլոկի սխեմայում կա մեկ սինքրոազդանշանի գեներատոր, և որպեսզի սինքրոազդանշանը հասնի բոլոր տրիգերներին, կառուցվում է սինքրոազդանշանի ծառ (ՄԾ)։ Որպես կանոն սինքրոազդանշանի հապաղումները չեզոքացնելու և սինքրոազդանշանը ուժեղացնելու համար ՄԾ-ն պարունակում է հսկայական թվով բուֆերներ։

Հաշվի առնելով ՄԾ-ի մեծ ունակությունը և դրա վրա բուֆերների մեծ թիվը՝ պարզ է դառնում, որ սիսեմայի էներգիայի ծախսի էական մասը բաժին է ընկնում ՄԾ-ին։ ՄԾ-ի էներգասպառումը կազմում է սիսեմայի ամբողջ էներգիայի ծախսի 30-40%-ը։ ՄՕՀՄ-ն կառավարող բլոկի սիսեմայում աշխատանքի ընթացքում առկա են մեծ քանակությամբ տրիգերներ, որոնց պարունակությունը չի փոխվում սինքրոազդանշանի մի քանի ցիկլի ընթացքում։ Այդ տրիգերները գտնվում են պահպանման ռեժիմում, ուստի և կարիք չկա, որ դրանց սինքրոազդանշանը անընդհատ փոփոխվի՝ հանգեցնելով անիմաստ էներգիայի ծախսի։ Եթե հայտնաբերվեն այն տրիգերները, որոնց պարունակությունները հաստատուն են մնում սինքրոազդանշանի մի քանի ցիկլի ընթացքում, ապա սինքրոազդանշանը կարելի է ամբողջովին անջատել ու էներգիա խնայել։ Տրիգերի սինքրոազդանշանի շրջափակումն (ՄՇ) իրականացվում է սինքրոազդանշանի մուտքին շրջափակումն իրականացնող տարրի ավելացումով (նկ.1.23)։



Նկ.1. 23. ՍՇ-ի իրականացումը տրիգերով օգտագործելով ա) "ԵՎ" տարր բ) "Կամ" տարր գ) միատակտ ու "ԵՎ" տարր

Երբ ՍՇ-ն ակտիվացնող EN ազդանշանն ընդունում է տրամաբանական 0 արժեք, ապա "ԵՎ" տարրի ելքը, անկախ "CLK"-ի արժեքից, դառնում է 0, և տրիգերի
սինքրոազդանշանի մուտքին միշտ գալիս է այդ արժեքը (նկ.1.23ա,գ)։ Նմանատիպ օրինակով ՄՇ-ն կիրառվում է տրիգերի վրա "ԿԱՄ" տարրի միջոցով (նկ.1.23բ)։ ՄՇ-ն իրականացնելիս պետք է գտնել այն տրիգերները, որոնց սինքրոազդանշանը կարելի է շրջափակել։ X-ով նշանակվել են սխեմայի մուտքերը և տվյալ վիձակում դրանում առկա փոփոխականների արժեքները։ X<sub>0</sub>-ով սխեմայի R երկտակտ տրիգերում գրված տրամաբանական արժեքը, իսկ F<sub>0</sub>(x)-ով՝ այդ տրիգերի արժեքը սինքրոազդանշանի հաջորդ ցիկլին։ Եթե X<sub>0</sub> և F<sub>0</sub>(x)-ն իրար հավասար են, սխեմայի սինքրոազդանշանը կարելի է շրջափակել և G<sub>0</sub>(x) սինքրոազդանշանի շրջափակման պայմանի (ՄՇՊ) համար գրել՝

$$G_{un}(x) = \overline{F_{un}(x) + x_{un}} : \qquad (1.16)$$

ՍՇՊ-ի որոշումը սկսվում է ՍԾ-ի կապերի հետազոտումից. որոշվում են տվյալ հանգույցի սինքրոազդանշանից ծնվող բոլոր մնացած սինքրոազդանշանները։

Հզորության շրջափակման (ՀՇ) մեթոդը նախատեսված է ՍՕՀՍ-ում կորստային հոսանքների փոքրացման համար։ Մեթոդի հիմքում ընկած է ՍՕՀՍ-ի տվյալ օպերացիայի ընթացքում չօգտագործվող ենթահանգույցների անջատումը սնման դողից։ ՀՇ-ի կիրառման ժամանակ հանգույցին ավելացվում են հզորության անջատիչներ (ՀԱ), որոնք միացնում կամ անջատում են սնման լարումը (նկ.1.24)։



Նկ.1. 24. Հզորության շրջափակում՝ օգտագործելով ա) գլխամասային և վերջնամասային անջատիչ բ) վերջնամասային անջատիչ գ) գլխամասային անջատիչ

Հիմնականում որպես ՀԱ օգտագործվում են P-ՄՕԿ և N-ՄՕԿ տիպի բարձր շեմային լարումով տրանզիստորներ։ P-ՄՕԿ տիպի տրանզիստորն օգտագործվում է սխեման սնման լարման դողից անջատելու համար, այն կոչվում է գլխամասային անջատիչ։ N-ՄՕԿ տիպի տրանզիստորն օգտագործվում է սնման հողակցման դողից սխեման անջատելու համար, այն կոչվում է վերջնամասային անջատիչ։ Երբ ՀՇ-ն ակտիվացնող "Շ" ազդանշանը ստանում է տրամաբանական 1 արժեք, P-ՄՕԿ-ը և N-ՄՕԿ-ը փակվում են՝ կատարելով սխեմայի ՀՇ (նկ.1.24ա)։ Արագության և հուսալիության նկատառումներից ելնելով՝ ՀՇ-ի համար օգտագործվում է մեկ անջատիչ։

Որպեսզի ՍՕՀՍ-ում կանխվեն բոլոր ՀԱ-երի միաժամանակյա փոխանջատումով հոսանքների տատանումները, պայմանավորված բոյոր ՀԱ-երր միացվում են հաջորդական շղթայով (նկ.1.25), u սխեմայի ակտիվացումը է կատարվում հաջորդաբար։ Բոլոր Տլ,Տշ...Տո ՀԱ-ները կառավարվում են միևնույն Տ1 ազդանշանով, սակայն այդ կառավարող ազդանշանը D1, D2,..., Dո հապաղման տարրերի պատձառով անջատիչներին է հասնում ժամանակի տարբեր պահերին։ Անջատիչներն ակտիվանում են իրարից որոշակի ΔΤ միջակայք շեղումով, ինչը հանգեցնում է սխեմայում շտապող "in-rush" hոսանքի աստիմանաբար մեծացման։



Նկ.1. 25. ՀԱ-ների ակտիվացման շղթան

Ճիշտ կառավարելով ակտիվացման միջև ընկած ΔT ժամանակային միջակայքը՝ հնարավոր է նաև կառավարել ընթացող հոսանքի արժեքը։ Հանգույցի վրա ՀՇ-ի կիրառման դեպքում դրա տրիգերների պարունակությունն անհետանում է, քանի որ անջատվում է հանգույցի սնման լարումը։ ՀՇ-ից հետո տվյալ հանգույցի նորմալ գործառության համար անհրաժեշտ է կամ այդ հանգույցը բերել սկզբնական "reset" վիձակի, կամ վերականգնել հանգույցի պարունակությունը, որն առկա էր ՀՇ-ից առաջ։ Շատ դեպքերում սխեմայի վիձակը հիշելը նախքան շրջափակումը և այդ վիձակը վերականգնելը շրջափակումից հետո կարող է տեղի ունենալ ավելի արագ ու փոքր էներգիայի ծախսով, քան շրջափակումից հետո սխեման բերել սկզբնական վիձակի։ Ավելին, կախված հանգույցի գործառության տեսակից՝ հնարավոր է այնպիսի իրավիձակ, որ շրջափակումից հետո վիձակի վերականգնումը պարտադիր լինի ԻՍ-ի հետագա աշխատանքի համար։ Ներկայացված է ՀՇ-ի այնպիսի մեխանիզմ, որով հնարավոր է վերականգնել սխեմայի վիձակը հզորության ակտիվացումից հետո (նկ.1.26)։ Նախքան ցածր էներգասպառմամբ վիձակին անցնելը սխեմայի մուտքերին տրվում են նախօրոք որոշված մուտքային արժեքներ, որոնք կոչվում են "անջատման վեկտորներ"։

Մնման լարման և հաձախության մասշտաբավորման (ՍԼՀՄ) մեթոդի էությունը սխեմայի սնման լարման և սինքրոազդանշանի հաձախության փոքրացումն է` ելնելով սխեմայի ծանրաբեռնվածությունից։ ՍՕՀՍ-ի աշխատանքի ընթացքում հազվադեպ է պատահում, որ բոլոր ենթահանգույցներն աշխատեն իրենց առավելագույն շեմով։ Հետևաբար, այն հանգույցները, որոնցից առավելագույն կատարողականություն չի պահանջվում, էներգիա խնայելու նպատակով կարող են ենթարկվել ՍԼՀՄ-ի։



Նկ.1. 26. Սխեմայի տեսքը ՀՇ վիձակում

Դինամիկ էներգասպառումը կախված է սնման լարումից և աշխատանքային հաձախությունից (1.17), ուստի և աշխատանքային հաձախության (նկ.1.27ա), և սնման լարման (նկ.1.27բ) փոքրացումը կբերի սխեմայի էներգասպառման նվազեցման։ Ներկայումս ՍԼՀՄ եղանակներից ամենատարածվածը լարման և հաձախության դինամիկ մասշտաբավորման (ԼՀԴՄ) եղանակն է, որի ընթացքում ենթահանգույցների սնման լարումը և աշխատանքային հաձախությունը դինամիկ կերպով փոփոխվում են՝ էներգիա խնայելու նպատակով:



Նկ.1. 27. Էներգասպառման կախումը ա- հաձախությունից, բ - սնման լարումից

Եղանակի իրականցման դեպքում սխեմայում ավելանում է նոր հանգույց, որը գնահատում է աշխատանքի ծանրաբեռնվածությունը և ելնելով այդ գնահատումից` մեծացնում կամ փոքրացնում է սնման լարումն ու սինքրոազդանշանի հաՃախության արժեքը (նկ.1.28):



Նկ.1. 28. ԼՀԴՄ-ի իրականացման կառուցվածքը

համար L<u>ረ</u>ጉሆ-ከ իրականացման ավելացվել է "Ծանրաբեռնվածության հանգույցը, որը, ելնելով տվյալ պահին կառավարիչ" ծանրաբեռնվածությունից, մասշտաբավորվող հանգույցի ծանրաբեռնվածությունը գնահատում է հաջորդ պահերին։ Ելնելով այդ գնահատականից՝ այն քց ազդանշան է ուղարկում սինքրոազդանշանի գեներատորին՝ աշխատանքային համախությունը մեծացնելու կամ փոքրացնելու համար, իսկ Vg-ի միջոցով "Լարման կարգավորիչ" հանգույցին հրամայում է փոխել սնման լարումը։ ԼՀԴՄ-ը իրականացնելիս նախ պետք է պարզել, թե

ինչպես "Ծանրաբեռնվածության կառավարիչ"-ը պետք է հայտնաբերի սխեմայի ապագա ծանրաբեռնվածությունը` ելնելով տվյալ պահին ունեցած ծանրաբեռնվածությունից։ Դիտարկենք սխեմայի ծանրաբեռնվածության գնահատման եղանակ։ Ենթադրվում է, որ UOՀU-ում բլոկների քանակը փոքր է P թվից, և յուրաքանչյուր բլոկի լարումը կարող է անկախ փոխվել [Vց, Vբ] միջակայքում։ Էներգիայի, լարման և սինքրոազդանշանի հաՃախության միջև կապը տրվում է`

$$f = C_1 \frac{(V - V_{\beta})^{\alpha}}{V}$$
, (1.17)

$$E = C_2 W V^2 \quad , \tag{1.18}$$

որտեղ ք-ը սինքրոազդանշանի հաձախությունն է, V-ն՝ սնման լարումը, W-ն՝ տվյալ օպերացիայի իրականացման համար սինքրոազդանշանի ցիկլերի քանակը, C1, C2-ը համեմատականության գործակիցներ են, α-ն հաստատուն է, որի արժեքն ընկած է 1-ից 2 միջակայքում։

ՀՀԴՄ-ի կիրառումով պայմանավորված՝ սնման լարման և հաձախության փոքրացումը հաձախ հանգեցնում է սխեմայում տրիգերների պահման ժամանակի խախտման, ինչի հետևանքով տրիգերի ելքում առաջանում են մետաստաբիլ վիձակներ: Մետաստաբիլ վիձակներ չառաջանալու համար սովորական տրիգերները փոխարինվում են "Ռազոր" տեսակի տրիգերներով, որոնք կարողանում են հայտնաբերել պահման ժամանակի խախտումը և վերականգնել իրենց ելքը (նկ.1.29):

Տրիգերին ավելացված է shadow latch տրամբանություն, որն աշխատում է բացասական մակատով: Կոմպարատորը սինքրոազդանշանի shadow latch տրամբանության ելքը համեմատում է տրիգերի ելքի հետ. եթե ելքերն իրարից տարբեր error են, ակտիվանում է ազդանշանը: Տրիգերում մետաստաբիլ վիձակի հայտնաբերման դեպքում նույնպես ակտիվանում է error ազդանշանը, որից հետո տրիգերի եյքը միանում է shadow latch տրամբանության եյքին, այսինքն՝ տրիգերը վերականգնում է իր ելքային սխայը հետադարձ կապի շնորհիվ, shadow latch տրամբանության ինֆոմացիան գրանցելով տրիգերում։ Նկ.1.30-ում բերված է "Ռազոր" տրիգերի սխեման։ "Ռազոր" տեսակի տրիգերները, համեմատած "D" երկտակտ տրիգերների հետ, ծախսում են 22%-ով ավել ստատիկ էներգիա, երբ մուտքային

ազդանշանը հաստատուն է և 65%-ով ավել դինամիկ էներգիա, երբ մուտքային ազդանշանը փոխանջատվում է։



Նկ.1. 29. "Ռազոր" տեսակի տրիգերի տեսքը



Նկ.1. 30. "Ռազոր" տրիգերի սխեման

Այդ պատձառով ԻՍ-ում ոչ բոլոր տրիգերներն են փոխարինվում "Ռազոր" տրիգերներով, դրանք կիրառվում են միայն կրիտիկական ձանապարհներին։ "Ռազոր" տրիգերներն օգտագործվում են այն սխեմայում, որտեղ բոլոր հանգույցների վրա կիրառված է ԼՀԴՄ։ Սխեմայի աշխատանքի ընթացքում յուրաքանչյուր հանգույց իր ելքային արժեքը հաղորդում է հաջորդ հանգույցին, "Ռազոր" տրիգերի միջոցով, ստուգվում է այդ տեղեկատվության Ճիշտ լինելը։ ԼՀԴՄ-ի կիրառման ժամանակ սնման լարման և հաՃախության փոքրացման հետևանքով սխեմայում կարող են տեղի ունենալ տեղեկատվության կորուստներ։ Այդպիսի կորուստները վերականգնելու համար սովորաբար ԼՀԴՄ համակարգ ունեցող սխեմայում պահվում է միննույն օպերացիայի երկու կամ երեք օրինակ և մեկի խափանման դեպքում այն փոխարինվում է իր կրկնօրինակով։ ԼՀԴՄ-ի կիրառմամբ հնարավոր է դարձել փոքրացնել մինչև անվանական արժեքի 70%-ը` բերելով 50%-ով էներգասպառման նվազեցման՝ մոտ 32%ով արագագործության փոքրացման հաշվին։

Դիտարկված հետազոտություններից բխում է, որ ներկայումս գոյություն ունեն մեծ թվով ԼՀԴՄ մեխանիզմներ, որոնց Ճիշտ ընտրության դեպքում հնարավոր է ապահովել ՍՕՀՍ-ի բավարար էներգասպառման նվազեցում։

Դիտարկենք տարբեր շեմային լարում ունեցող տրանզիստորների օգտագործումը։ Այս դեպքում, կորստային հոսանքի լավարկման նպատակով մեկ բյուրեղում միաժամանակ օգտագործվում են տարբեր շեմային լարումներով տրանզիստորներ։ Բարձր շեմային լարումով տրանզիստորներն օգտագործվում են անդրշեմային կորստային հոսանքի նվազեցման, իսկ ցածր շեմային տրանզիստորները՝ արագագործության բարձրացման նպատակով։ Մի քանի շեմային լարումներ կարելի է ստանալ՝ ձևավորելով տրանզիստորների հոսքուղիներում տարբեր լեգիրացման խտություններ, օքսիդային շերտի հաստություններ, հոսքուղիների երկարություններ։

Բազմաշեմ ԿՄՕԿ սխեմայում (նկ.1.31ա) ցածր շեմային լարմամբ շղթային հաջորդաբար միացվում են բարձր շեմային լարմամբ տրանզիստորներ։ Հզորության արդյունավետ կառավարման համար կիրառվել է անջատումը կառավարող հանգույց։ Ակտիվ ռեժիմում SL ազդանշանը հաստատվում է "0" վիձակում, և բարձր շեմային լարմամբ անջատման (MN և MP) տրանզիստորները բացվում են։

Քանի որ բաց տրանզիստորի դիմադրությունը շատ փոքր է, ուստի կարծեցյալ սնուցումները (V<sub>dd</sub> և V<sub>ss</sub>) փոխարինում են իրականին։ Անջատման ռեժիմում SL ազդանշանը հաստատվում է "1" վիձակում։ Դրա պատձառով MN և MP տրանզիստորները փակվում են։ Շղթային հաջորդաբար միացված բարձր շեմային լարմամբ տրանզիստորները նվազեցնում են կորստային հոսանքը։



Նկ.1. 31. Բազմաշեմ ԿՄՕԿ սխեմա.

ա) P և N տիպի, բ) միայն P տիպի, գ) միայն N տիպի անջատման տրանզիստորով

Իրականում բարձր շեմային լարմամբ ընդամենը մեկ տիպի տրանզիստորը կորստային հասանքի կառավարման համար բավարար է (նկ.1.31 բ և գ)։ N–ՄOԿ անջատման տրանզիստորի օգտագործումը նախընտրելի է, քանի որ նույն չափսերի դեպքում դրա բաց դիմադրությունն ավելի փոքր է, որի շնորհիվ սխեմայում կարելի է օգտագործել ավելի փոքր չափի անջատման տրանզիստոր։ Կորստային հոսանքի նվազեցումը բազմաշեմ ԿՄOԿ սխեմաների միակ առավելությունն է։ Մյուս կողմից՝ լրացուցիչ մեծ չափերի տրանզիստորն ավելորդ մակերեսի ծախսման և արագործության անկման պատձառ է։ Բացի այդ, եթե անջատման ռեժիմում տեղեկատվության պահպանման պահանջ է առաջադրվում, լրացուցիչ բարձր շեմային լարմամբ տրանզիստորների վրա հիմնված հիշող սխեմաների անհրաժեշտություն է առաջանում։

Տրանզիստորի հարթակի պոտենցիալը փոխելով` հնարավոր է մեծացնել շեմային լարումը (նկ.1.32ա), որն էլ կբերի կորստային հոսանքի փոքրացման (նկ.1.32բ)։ ԻՍ-ի էներգասպառման նվազեցման ՇԼՄ մեթոդի հիմքում ընկած է տրանզիստորի հարթակի պոտենցիալի փոփոխությամբ կորստային հոսանքների փոքրացման երևույթը: Այն հայտնաբերում է տվյալ օպերացիայի ընթացքում ԻՍ-ի պարապ վիձակում գտնվող ենթահանգույցները և փոխելով դրանց կազմի մեջ մտնող տրանզիստորների հարթակների պոտենցիալները` փոքրացնում է հանգույցի ստատիկ էներգասպառումը (նկ.1.33): "Ղեկ" ազդանշանի արժեքից ելնելով, ինչը ձևավորվում է պրոցեսորի կողմից, "V2 Ղեկավարիչ" ՇԼՄ-ն կառավարող հանգույցը գեներացնում է "V2\_ն" կամ "V2\_բ" ազդանշանները։ Երբ ակտիվանում է "V2\_բ"-ը, հանգույցում առկա տրանզիստորների հարթակների պոտենցիալները փոխվում են` բերելով դրանց շեմային լարման մեծացման։





Նկ.1. 32. Տրանզիստորի ա) շեմային լարման, բ) կորստային հոսանքի կախումը հարթակի լարումից

Երբ "V<sub>2</sub>և" ազդանշանն է ակտիվանում, տրանզիստորների հարթակների պոտենցիալները ընդունում են իրենց անվանական արժեքը՝ ապահովելով սխեմայի նորմալ աշխատանքային ռեժիմը։ Հիմնական բարդությունը, որն առաջանում է այս եղանակի կիրառման ժամանակ, "Ղեկ"-ի ակտիվանալու պահը որոշելն է։



Նկ.1. 33. ՇԼՄ-ի իրականացման սխեման

Էներգասպառման նվազեցման միջոցները պետք է բավարարեն հետևյալ պահանջները՝

 Չպետք է ազդեն սխեմայի կրիտիկական Ճանապարհների արագագործության վրա։

2. Հնարավորին չափ քիչ պետք է փոխեն ԻՍ-ի մակերեսը։

3. ԻՍ-ի նախագծման ընթացակարգում լրացուցիչ բարդություններ չպետք է առաջացնեն։

Էներգասպառման փոքրացման ծրագրային միջոցը պետք է ապահովի հաշվարկային արդյունքների այնպիսի Ճշտություն, որը համեմատական լինի հայտնի մեթոդների վրա հիմնված ծրագրերի Ճշտությանը։

#### Խնդրի դրվածքը

Արագագործ ենթամիկրոնային ԿՄՕԿ ՍՕՀՍ-երի ցրման հզորության նվազարկման հավանականային հայտնի մեթոդը, և ցածր ցրման հզորությամբ հիշող սարքերի հանգույցների սխեմատեխնիկական լուծումները լիարժեք չեն բավարարում ժամանակակից մեծ ինֆորմացիոն ունակությամբ հիշող սարքերին ներկայացվող պահանջները։ Այս հենքի վրա UOՀU սարքերի նախագծման բնագավառի մասնագետների առջև ծառանում են նոր խնդիրներ, որոնց լուծման համար պահանջվում են նոր սխեմատեխնիկական լուծումներ։

Նշված նպատակներին հասնելու համար անհրաժեշտ է լուծել հետևյալ խնդիրները.

1. Կատարել UOՀU-ի հզորության նվազարկման մեթոդների հետազոտում և համեմատական վերլուծություն։

 Մշակել ՍՕՀՍ-ի ցրման հզորության նվազարկման հավանականային ընդհանրացված մեթոդ։

3. Կատարել մշակած UOՀU-ի ցրման հզորության նվազարկման հավանականային ընդհանրացված մեթոդի փորձարկում՝ տրված ֆունկցիայով տրամաբանական սխեմայի հիման վրա։

4. Կատարել մշակած UOՀU-ի ցրման հզորության նվազարկման հավանականային ընդհանրացված մեթոդի փորձարկում վերծանիչների սխեմաների հիման վրա։

5. Առաջարկել և մշակել ցածր ցրման հզորությամբ արագագործ UOՀU-ի ընթերցման ուժեղարար։ Կատարել մշակած ուժեղարարի մոդելավորում Hspice ծրագրային գործիքի միջոցով SEAD EDK 28 նմ տեխնալոգիական նորմերով տարբեր պրոցեսների համար։

6. Կատարել UOՀU-ի տիպային հիշող բջիջների հետազոտում, մոդելավորում և համեմատական վերլուծություն, ըստ ցրման հզորության, աղմկակայունության և արագագործության։

7. Առաջարկել և մշակել ցածր ցրման հզորությամբ արագագործ UOՀU-ի հիշող բջջի սխեմատեխնիկական լուծում և կատարել մոդելավորում։

8. Առաջարկել UOՀU-ի ցրման հզորության նվազարկման հավանականային ընդհանրացված մեթոդի հենքի վրա ծրագրային միջոցի մշակում։

47

9. Կատարել UOՀU-ի ասիմետրիկ հիշող բջիջների հետազոտում, մոդելավորում և համեմատական վերլուծություն, ըստ ցրման հզորության, աղմկակայունության և արագագործության։

### Եզրակացություն

 Ուսումնասիրվել են գոյություն ունեցող ժամանակակից հիշողությունների տեսակները և դրանց կառուցվածքային առանձնահատկությունները։ Մասնավորապես ավելի մանրամասն և համապարփակ ներկայացվել է UOՀU-ի աշխատանքի սկզբունքը և նրա հանգույցների կառուցվածքը և աշխատանքի սկզբունքը։

2. Դիտարկվել են UOՀU-ի հիշող 4T, 6T, 7T, 8T, 10T բջիջներ և դրանց առանձնահատկությունները։ Հետազոտվել է UOՀU-ի 6T հիշող բջջի տրանզիստորների Ճիշտ չափերի ընտրման մեթոդիկան, որը կապահովի բարձր արագագործություն և աղմկակայունություն, որը բնութագրում է արտաքին և ներքին ազդեցությունների նկատմամբ հիշող բջջում առկա ինֆորմացիայի պահպանման հուսալիությունը։

 Ուսումնասիրվել են ուժեղարարի աշխատանքի սկզբունքը և նրա սխեմատեխնիկական, ինչպես նաև ուժեղարարի լիցքավորման և լիցքաթափման ուղիները և դրանց առանձնահատկությունները։

4. Հետազոտվել է լիցքավորող սխեմայի երեք տարբերակ, և տարանջատվել են դրանց առավելությունները և թերությունները։ Դիտարկվել է ընտրված սյուների թվի օպտիմալ տարբերակը և դրա առանձնահատկությունները։

5. Հետազոտվել են ցրման հզորության աՃի միտումները և դրանց նվազարկման մեխանիզմները։ Դիտարկվել են ցրման հզորության փոքրացման եղանակները և կատարվել է դրանց համեմատական վերլուծություն։

# ԳԼՈՒԽ 2. ԵՆԹԱՄԻԿՐՈՆԱՑԻՆ ԿՄՕԿ ՍՕՀՍ-Ի ՑՐՄԱՆ ՀԶՈՐՈՒԹՅԱՆ ՆՎԱԶԱՐԿՄԱՆ ՀԱՎԱՆԱԿԱՆԱՑԻՆ ԸՆԴՀԱՆՐԱՑՎԱԾ ՄԵԹՈԴԻ ՄՇԱԿՈՒՄԸ ԵՎ ՀԵՏԱԶՈՏՈՒՄԸ

#### 2.1. Յրման հզորության աղբյուրները

Ցրման հզորությունը բաժանվում է երկու խմբի` դինամիկ և ստատիկ [90-106]։ Դինամիկ հզորությունը իր հերթին բաժանվում է կարձ միացումով և փոխանջատումով պայմանվորված կորստի հզորությունների։ Ստատիկ հզորությունը պայմանավորված է հետևյալ հոսանքներով՝ I<sub>հ</sub> հակառակ թ-ո անցումով պայմանավորված, I<sub>ա</sub> անդրշեմային կորստի, I<sub>P</sub> փական օքսիդի թունելային անցումով, I<sub>փ</sub> փականով անցնող, I<sub>փա</sub> փական արտաբերով։ Թվարկվածներից միայն կանդրադառնանք Iա անդրշեմային կորստի հոսանքին, քանի որ մյուսները մի քանի անգամ փոքր են նշված հոսանքից։

**Կարձ միացման ժամանակ կորստի հզորությունը։** Այս ցրման հզորությունը ի հայտ է գալիս այն դեպքում, երբ տեղի է ունենում կարձ միացում սնման դողերում։ Պարզության համար դիտարկենք կարձ միացումով պայմանավորված ցրման հզորությունը շրջիչի վրա, որի սխեման բերված է նկ.2.1-ում։



Նկ.2. 1. Շրջիչի սխեման կարձ միացման դեպքում

Երբ Vin մուտքին տրված է տրամաբանական "0", այդ դեպքում կբացվի P1 տրանզիստորը, և ելքում կլինի տրմաբանական "1"։ Եթե Vin մուտքին կիրառվի տրամաբանական "1", կփակվի P1 տրանզիստորը, կբացվի N1 տրանզիստորը, և ելքում կունենանք տրամաբանական "0"։ Այս անցման ժամանակ կլինի մի պահ, երբ երկու տրանզիստորները կլինեն բաց, որտեղ էլ կունենանք կարձ միացում V<sub>DD</sub>-ից GND։ Կարձ միացումով պայմանավորված՝ հզորության կորստի աձը կախված է շրջիչի փոխանջատման արագությունից։ Ինչքան դանդաղ տեղի ունենա փոխանջատումը, այնքան կարձ միացման ցրման հզորությունը մեծ կլինի։

Ըստ նկ.2.1-ի, կարձ միացման հետևանքով կորստի էներգիան և հզորությունը կարտահայտվեն հետևյալ բանաձևերով՝

$$\mathbf{E} = \mathbf{V}_{dd} \mathbf{I}_{peak} \mathbf{t}_{s} , \qquad (2.1)$$

$$P = V_{dd}I_{peak}, \qquad (2.2)$$

որտեղ V<sub>dd</sub>-ն սնման լարումն է, I<sub>peak</sub>-ը՝ գագաթնակետային հոսանքի արժեքը, է<sub>s</sub>-ը միաժամանակ բաց լինելու ժամանակն է։

**Կորստի հզորությունը փոխանջատման ժամանակ։** Այս հզորությունը նույնպես կդիտարկենք շրջիչի հիման վրա (նկ.2.2)։



Նկ.2. 2. Շրջիչի սխեման փոխանջատման դեպքում

Հայտնի է, որ երբ շրջիչի մուտքին կիրառվում է տրամաբանական "0", ապա նրա ելքային բեռ հանդիսացող Сւաս ունակությունը լիցքավորվում է մինչև տրմաբանական "1" P1 P-ՄՕԿ տրանզիստորով, իսկ երբ շրջիչի մուտքին կիրառում ենք "1", ելքային ունակությունը լիցքաթափվում է N1 N-ՄՕԿ տրանզիստորի միջոցով, որտեղ Сւաս-ը այն ունակությունն է, որը հավասար է հաջորդ տարրի մուտքային ունակությանը, որին միանում է շրջիչը։ Փոխանջատումով պայմանավորված կորստի հզորությունը ամենամեծն է, դրանով պայմանավորված կորստի էներգիան կլինի

$$\mathbf{E} = \mathbf{C}_{\text{load}} \mathbf{V}_{\text{dd}}^2 \,, \tag{2.3}$$

50

Հաշվի առնելով մուտքային ազդանշանի հաՃախությունը և փոխանջատման ակտիվությունը՝ փոխանջատման ցրման հզորության բանաձևը կլինի՝

$$P = aC_{load}V_{dd}^2 f , \qquad (2.4)$$

որտեղ a-ն փոխանջատման ակտիվությունն է, f-ը՝ մուտքային ազդանշանի հաձախությունը, V<sub>dd</sub>-ն՝ ելքի վրա լարման թոիչքը, C<sub>load</sub>-ը՝ էֆեկտիվ ելքային ունակությունը։

Անդրշեմային կորստի հոսանք։ Այս հոսանքը պայմանավորված է հոսքուղով անցնող հոսանքով, երբ տրանզիստորը գտնվում է փակ վիձակում, այսինքն դրա փականին կիրառված է շեմային լարումից փոքր լարում։ Այս դեպքում անդրշեմային հոսանքն արտահայտվում է հետևյալ բանաձևով՝

$$I_{subth} = A e^{\frac{q}{nkT}(V_{DS} - V_t)} \left(1 - e^{\frac{qV_{DS}}{kT}}\right):$$
(2.5)

Կախված շեմային լարման արժեքի փոքրացումից՝ անդրշեմային կորստի հոսանքը հետզհետե մեծանում է։ Այդ պատՃառով է առաջարկվում կիրառել ասիմետրիկ հիշող բջիջներ, որտեղ օգտագործվում են տարբեր շեմային լարումով տրանզիստորներ՝ դրանով փոքրացնելով անդրշեմային հոսանքները։

Ցրման դինամիկ հզորությունը հանդես է գալիս սխեմայի մի տրամաբանական վիձակից մյուսին անցնելիս փոխանջատման ժամանակ և որոշվում է երկու հիմնական աղբյուրներով՝ տրամաբանական տարրի մակաբույծ ունակություները լիցքավորող հոսանքով և միջանցիկ հոսանքներով, որոնք անցնում են տրամաբանական տարրով փոխանջատման ժամանակ։ Հետևաբար դինամիկ հզորությունը կախված է սխեմայի փոխանջատման ակտիվությունից, այսինքն՝ որքան բարձր է սխեմայի փոխանջատման ակտիվությունը, այդքան շատ հզորություն է ցրվում. փոխանջատման բացակայության դեպքում դինամիկ հզորությունը զրո է։

Ստատիկ հզորությունը ցրվում է այն ժամանակ, երբ տրամաբանական տարրը գտնվում է որևէ սևեռված տրամաբանական վիձակում («0» կամ «1») և որոշվում է ՄՕԿ տրանզիստորի հոսքուղու կորստյան հոսանքներով, թ–ո անցման հակադարձ հոսանքով և տարրերի ռեզիստիվ ծանրաբեռնվածությամբ։ Տիպային ԿՄՕԿ տեխնոլոգիայի (տարրերի փոքրագույն չափերը չեն անցնում սուբմիկրոնային տարածք) ցրման հզորության հիմնական բաժինը կազմում է դինամիկ հզորությունը։ Դիտարկենք ցրման դինամիկ հզորության վերլուծությունը ավելի մանրամասն, որի պարզեցման համար միջանցիկ հոսանքը հաշվի կառնվի լրացուցիչ ունակության բեռի տեսքով։

Սխեմայի j–րդ հանգույցում օգտագործված մեկ փոխանջատման E<sub>j</sub> էներգիան (0–1 կամ 1–0 1/2 C<sub>j</sub>V<sub>dd</sub>V<sub>j</sub>, է որտեղ C<sub>j</sub>–ն j-րդ հանգույցի ունակային բեռն է, V<sub>dd</sub>–ն՝ սնման աղբյուրի լարումը, V<sub>j</sub>–ն՝ փոխանջատման ամպլիտուդը։ ԿՄՕԿ սխեմաների համար, որպես կանոն, V<sub>j</sub> = V<sub>dd</sub>, իսկ հանգույցի ունակային բեռը որոշվում է տվյալ հանգույցին միացված k<sub>j</sub> տրամաբանական տարրերի մուտքերի քանակով, այսինքն՝ C<sub>j</sub> = k<sub>j</sub>C<sub>0</sub>, որտեղ C<sub>0</sub>–ն մեկ մուտքի անվանական ունակային բեռն է։ Այդ դեպքում՝

$$E_j = 1/2 k_j C_0 V_{dd}^2 : (2.6)$$

Սխեմայի աշխատանքի ընթացքում յուրաքանչյուր հանգույցում կատարվում են S<sub>j</sub> փոխանջատումներ, որոնց արդյունքում սխեմայի օգտագործած էներգիան՝

$$E = \sum_{j} (1/2 \, k_j C_0 V_{dd}^2 \, s_j) = 1/2 \, C_0 V_{dd}^2 \sum_{j} (k_j s_j) :$$
(2.7)

Էներգիայի և ժամանակի հարաբերությամբ է որոշվում ցրման հզորությունը՝

$$P = E/t \tag{2.8}$$

Այսպիսով, դինամիկ հզորության գնահատման համար անհրաժեշտ է իմանալ սխեմայում փոխանջատումների գումարային արժեքը և այն ժամանակը, որի ընթացքում դինամիկ հզորությունը առկա է եղել։

Ստատիկ հզորությունը կախված չէ փոխանջատումներից։ Տրանզիստորների հոսքուղիներով հոսանքների արտահոսքի հետևանքով ցրման հզորության գնահատման համար օգտվում են հետևյալ արտահայտությունից`

$$P_{leak} = V_{dd} N K_d I_{leak}$$
(2.9)

որտեղ V<sub>dd</sub>–ն սնման լարումն է, N–ը՝ տրանզիստորների թիվը, *K<sub>d</sub>–* ն էմպիրիկ գործակից է, որով հաշվի են առնվում կիրառված տեխնոլոգիայի առանձնահատկությունները, *I<sub>leak</sub>-*ն մեկ տրանզիստորի կորստյան հոսանքն է։ Ռեզիստիվ բեռ ունեցող սխեմայի ցրման հզորությունը որոշվում է հետևյալ արտահայտությամբ՝

$$P_{\rm stat} = V_{\rm dd} I_{\rm stat} , \qquad (2.10)$$

որտեղ  $V_{dd}$ –ն սնման լարումն է,  $I_{stat}$ –ն՝ ռեզիստիվ բեռի ընդհանուր հոսանքը։

(2.3) արտահայտությամբ որոշվում է դինամիկ հզորության միջին արժեքը, որից կախված է բյուրեղի ջերմաստիձանը և դրանից անջատված ջերմությունը։ Մյուս կողմից՝ հաձախ պահանջվում է իմանալ ցրման հզորության առավելագույն կամ գագաթնակետային արժեքը, որով որոշվում է հոսանքի գագաթնակետային արժեքը և առաջադրում է համապատասխան պահանջները հոսանքի աղբյուրի նկատմամբ։

ԳՄԻՍ–ների արտադրության տեխնոլոգիայի հետագա կատարելագործման և տարրերի երկրաչափական չափերի փոքրացման հետևանքով փոփոխվում է ցրման հզորության գումարային արժեքի վրա առանձին աղբյուրների ազդեցությունը: Ենթամիկրոնային տարածք անցնելու ժամանակ զգալիորեն մեծանում է ստատիկ հզորության մասնաբաժինը, որը հիմնականում որոշվում է կորստյան հոսանքներով և p–ո անցման հակադարձ հոսանքով: Եթե 1.0 մկմ տեխնոլոգիայի և 3.3 Վ սնման լարման դեպքում ստատիկ հզորության մասնաբաժինը ընդամենը 0.01% է, ապա 0.13 մկմ և 1.3 Վ սնման լարման դեպքում այն աձում է մինչև 10 %: Տարրերի երկրաչափական չափերի հետագա նվազման դեպքում ստատիկ հզորության մասնաբաժինը ավելի շատ է աձում. և<sup>′</sup> 0.07 մկմ տեխնոլոգիայի, և՛ սնման 1.0 Վ լարման դեպքում հասնում է 50 %-ի:

## 2.2. UOՀU-ի ցրման հզորության գնահատման եղանակների համեմատական վերլուծությունը

Միկրոէլեկտրոնային տեխնոլոգիաների առաջընթացը նպաստում է ինտեգրացման աստիձանի և տակտային հաձախության մշտական աձին, որն իր հերթին հնարավորություն է տալիս մի բյուրեղում ստեղծել ավելի արագ և ֆունկցիոնալ բարդ սարքեր։ Մակայն հսկայական հնարավորություններին զուգընթաց առաջանում են նաև լուրջ խնդիրներ՝ կապված հզորության ցրաման հետ [90-94]։ Ինտեգրացման աստիձանի բարձրացմանը խոչընդոտում է էներգիայի չափազանց մեծ ցրումը, որը հանգեցնում է ԳՄԻՍ-ի գերտաքացման՝ խախտելով կապերը և կրձատելով անխափան աշխատանքի ժամանակը։ Սա նշանակում է, որ ինտեգրազման և բյուրեղի չափերի արագ ամը մեծ UOՀU-ում բերում է ջերմային ցրման մեծացման և հետևաբար՝ հովացման և աղմուկի մեծ նվացեզման համար կատարված ծախսերի։ Վերջին շրջանում էներգաօգտագործման նվազեզման գործոնը UOՀU-ի նախագծման ժամանակ այնքան կարևոր դեր ունի, որքան՝ մակերեսը և արագագործությունը։ Շատ դեպքերում նախագծման ժամանակ անհրաժեշտ է հասնել բարձր արդյունավետության սահմանափակ էներգիայի ծախսի դեպքում։ Հզորության գնահատման եղանակները կարող են դասակարգվել հետևյալ կերպ `

1) մոդելավորման եղանակներ,

2. ստատիկ եղանակներ,

3. հավանականային եղանակներ,

4. վերլուծական եղանակներ։

Գնահատման պարզագույն եղանակը՝ մոդելավորումը, կարող է անցկացվել ինչպես ծրագրային, այնպես էլ ապարատային միջոցներով։ Սխեմայի մուտքերին տրվում է հավաքածուների բազմություն, մոդելավորվում է սխեմայի աշխատանքը, և արդյունքում ստացվում է հզորության արժեքը։ Այսպիսի մոտեցումը ենթադրում է, որ սնման լարումը հաստատուն մեծություն է, և գնահատվում է միայն սպառման հոսանքի բնութագիրը։ Դա թույլ է տալիս հեշտությամբ ստանալ հզորության ակնթարթային, միջին և առավելագույն արժեքները բավականին մեծ Ճշտությամբ (1–5%)։

Ապարատային մոդելավորման կիրառումն ապահովում է մեծ Ճշտություն և հավաստիություն, ուստի ենթադրվում է թեստային բյուրեղի կիրառում։ Սակայն ապարատային մոդելավորման կիրառությունը նպատակահարմար է ծրագրավորվող ԻՍ-երի վրա իրականացվող համակարգերի համար։ Առանձին դեպքերում այն օգտագործում են այն համակարգերի համար, որոնք իրականացվում են բազային մայր բյուրեղի վրա։ Պատվիրված ԳՄԻՍ–ների նախագծման համար այս մոտեցման դեպքում պահանջվում են մեծ ծախսեր։

Մոդելավորման ծրագրային մոտեցումը հիմնված է տրանզիստորների մակարդակում թվային սխեմաների մանրամասն նկարագրման վրա։ Տրանզիստորների վարքագիծը նկարագրվում է մաթեմատիկական մոդելի տեսքով՝ օգտագործելով հանրահաշվական ֆունկցիաները և տարրական սովորական դիֆերենցիալ հավասարումները, ինչպես նաև դրանց հաշվման թվային եղանակները։ Առավելագույն մշտությամբ և հուսալիությամբ են օժտված մոդելավորման դասական ծրագրերը, որոնք հիմնված են էլեկտրական շղթաների դիֆերենցիալ հավասարումների համակարգի ավտոմատ նախագծման վրա և լուծվում են մի քանի թվային եղանակներով։ Այդպիսի ծրագրի օրինակ է SPICE-ն (Simulation Program with Integrated Circuit Emphasis), որը ստեղծված է ԳՄԻՍ-երի մոդելավորման համար (նախագծված է Կալիֆորնիայի Բերկլիի) համալսարանում։ Սակայն մոդելավորման վրա ժամանակային ծախսերը միջին աստիձանի ինտեգրացիայի միկրոսխեմաների համար (պարունակում են 150 տրանզիստոր) SPICE–ի տիպի ծրագրերի համար դառնում են չարդարացված։ Այդ պատմառով դրանց օգտագործում են սխեմաների բաղադրիչների, գրադարանային տարրերի կամ ստանդարտ բջիջների բազային բյուրեղների մոդելավորման համար։

Մյուս կողմից՝ տրամաբանական մակարդակում՝ մոդելավորման եղանակները, որտեղ կիրառվում է կրկնակի տրամաբանություն, օժտված են առավելագույն արագագործությամբ։ Սակայն դրանք հաշվի չեն առնում սխեմայի դինամիկ բնութագրերը, որի պատձառով դրանց միջոցով հզորության ցրման արժեքը կստացվի մեծ սխալանքով։ Տրամաբանական մոդելավորման արագագործությունը ԳՄԻՍ–ի դինամիկ բնութագրերի կանխագուշակման հետ համատեղման փորձերը բերեցին փոխանջատման մակարդակում ժամանակավոր մոդելավորման հայտնվելուն։

Այս եղանակում ՄՕԿ տրանզիստորը մոդելավորվում է ակունքին և արտաբերին իդեալական բանալու միջոցով միացված գծային դիմադրությամբ։ Էլեկտրական շղթայի բոլոր ունակությունները փոխարինվում են իրենց համարժեք դիմադրություններով՝ միացված ընդհանուր հաղորդալարին։ Այսպիսի մոտեցումը թույլ է տալիս ստանալ ազդանշանի չընդհատվող (ոչ դիսկրետ) ձևը, որի հիման վրա բավարար է հաշվել միայն ցրման հզորությունը։ Տրամաբանական և կառուցվածքային մակարդակներով մոդելավորման համակարգերի արագագործությունը բարձրացնելու նպատակով օգտագործվում են տարբեր պարզեցումներ, ինչպիսիք են՝ միայն շղթայի ակտիվ մասի մոդելավորումը, ակտիվ տարրերի աղյուսակային տարրերով իրականացումը, ժամանակից կախված՝ ազդանշանի կտոր առ կտոր գծային մոտարկումը և այլն։

Տվյալ գնահատականի ստացման հիմնական խնդիրն այն է, որ արդյունարար հզորությունը կախված է մուտքային բազմություններից։ Գործնականում այդպիսի մոտեցումը լուրջ խոչընդոտ է։ Հաձախ պահանջվում է գնահատել սխեմայի որևէ մասի հզորությունը, երբ մյուս մասը դեռ նախագծված չէ։ Այդ դեպքում մուտքային հավաքածուների մասին տեղեկություններ չկան։ Ավելին, միկրոպրոցեսորների համար, ազդանշանների թվային մշակմամբ պրոցեսորների կամ "բյուրեղի վրա համակարգի" համար հաձախ հնարավոր չէ ստանալ այդ տեղեկությունը, քանի որ հայտնի չէ, թե որ համակարգում դրանք կօգտագործվեն։

Մտատիկ գնահատման գաղափարը հետազոտվող սխեմայի աշխատանքի բազմամակարդակ մոդելավորումն է, երբ նրա մուտքերին տրվում են որոշակիորեն ձևավորված հավաքածուներ։ Մոդելավորումը կարող է իրականացվել ժամանակային կամ տրամաբանական մոդելավորման ծրագրերով. այդ դեպքում յուրաքանչյուր մոտեցման ժամանակ ստացվում է հզորության գնահատականը։ Յուրաքանչյուր այդպիսի չափումը տալիս է հզորության ցրման որևէ արժեք, որն ընդունվում է որպես պատահական փոփոխական։ Պարզ է, որ ստացված արժեքների միջին թվաբանականը կհամապատասխանի հետազոտվող սխեմայի հզորության ցրման միջին արժեքին։ Խնդիրն այն է, թե ինչ եղանակով ընտրել մուտքային պարամետրները և ինչպես կռահել, որ ստացված արժեքը համապատասխանում է ցրման հզորության միջին արժեքին։ Սովորաբար մուտքային հավաքածուներն ընտրում են պատահական ձևով, իսկ կանգնեցման չափանիշի ստացման համար օգտագործում են ստատիկ եղանակները, մասնավորապես՝ Մոնտե–Կառլոյի մեթոդը։ Այդ եղանակի դեպքում փոքրանում է հզորության գնահատականի կախվածությունը մուտքային հավաքածուներից, որոնք

Քննարկենք հզորության գնահատման հիմնական մոտեցումների McPower եղանակը, որը հիմնված է Մոնտե–Կառլոյի եղանակի վրա, նպատակաուղղված է սխեմայի գումարային հզորության միջին արժեքի գնահատմանը։ Գնահատականի ձևավորման ժամանակ օգտագործվում են անկախ պատահական մուտքային հավաքածուներ։ Այդպիսի չափումների թիվը կոչվում է պատահական ընտրված, որի միջին արժեքով որոշվում է միջին հզորությունը։ Մոդելավորման ավարտի համար անհրաժեշտ է մշակել կանգառների չափանիշները, որոնք տալիս են, որ ստացված է գնահատականի պահանջվող Ճշտությունը։

Փորձով ապացուցված է, որ սխեմայի ցրման հզորությունը T պարբերության ընթացքում ունի բաշխման նորմալ արժեք։ Սա հնարավորություն է տալիս օգտագործել հաջորդ կանգառի չափանիշը։ Վերցնենք p–ն հզորության միջին արժեքը, իսկ s–ը՝ պատահական ընտրված հզորության արժեքի միջին քառակուսային շեղումը, որը չափվել է T պարբերության ընթացքում։ Այդ դեպքում պահանջվող հզորության որոշման E սխալանքը տոկոսներով, տրված (1 –  $\alpha$ ) վստահելի մակարդակում, չափումների թիվը պետք է բավարարի հետևյալ անհավասարությանը`

$$N \ge ((t_{\alpha/2}s)/(\epsilon_p))^2$$
, (2.11)

որտեղ  $t_{lpha/2}$ –ը ստացվում է Ստյուդենտի բաշխմամբ (N-1) ազատության աստիձաններով։

Գործնականում տրված մոտեցումը շատ արդյունավետ է։ Մովորաբար արդեն տասնյակ վեկտորներ բավական են հազարավոր փականներ ունեցող բարդ սխեմայի գնահատման համար։ Ընդհանուր դեպքում որքան լայն են սխալների սահմանները, կամ ցածր է վստահության մակարդակը, այնքան ցրման ընդհանուր հզորության գնահատման համար Մոնտե–Կառլոյի եղանակի ընթացքը փոքր է,։ Այդուհանդերձ, եթե նմուշը չի համապատասխանում նորմալ բաշխմանը, Մոնտե–Կառլոյի եղանակը կարող է հանգեցնել վաղաժամկետ սխալ արդյունքի։ Ավելին, այդ եղանակը չի նախատեսում սխեմայի մուտքերում տարածական կոռելյացիան։ Որպես այս մոտեցման զարգացում՝ առաջարկվում է այնպիսի եղանակ, որը թույլ է տալիս ստանալ հզորության արժեքը սխեմայի տարբեր մասերի համար և գտնել սխեմայի ցրման հզորության բարձր մակարդակ ունեցող մասեր և հանգույցներ։ Իմանալով այդ հանգույցները՝ կարելի է իրականացնել սխեմայի լավարկում՝ փոքրացնելով դրանցում փոխանջատման ակտիվությունը, իջեցնելով սնման լարումը և փոխանջատման լարումը։ Այս մոտեցման հիմնական առանձնահատկությունը հիմնված է այնպիսի սխեմաների կանգառների չափանիշների վրա, որոնք պարունակում են տարբեր փոխանջատման ակտիվություն ունեցող հանգույցներ։ Այս դեպքում զգալիորեն փոքրանում է զուգամիտման արագությունը, որը որոշվում է ցածր փոխանջատման ակտիվություն ունեցող հանգույցներով։ Այդ հանգույցների համար խնդիրը լուծվում է սխալի սահմանների լայնացմամբ։

Հզորության զրման գնահատման **հավանականային** եղանակների վերյուծության ժամանակ կօգտագործենք հետևյալ որոշումները և պայմանները։ Առաջին՝ ընդունենք, որ սնման լարումը ֆիքսված է և սխեմայի աշխատանքի ժամանակ չի փոխվում։ Երկրորդ՝ ընդունենք, որ հետազոտվող սխեման նախագծված է լավ կառուցվածքային, սինքրոն հետևողական եղանակով, այսինքն՝ կոմբինագիոն սխեմաների մուտքերում և ելքերում նախատեսված են փոխանջատիչներ, փոխանջատվող սինքրոնազման իմպույսի ձակատով։ Երրորդ՝ վերյուծության ժամանակ հաշվի է առնվում միայն սխեմայի հանգույցում փոխանջատման ժամանակ դինամիկ հզորությունը։ Առաջինը հանդես են եկել սխեմայի հանգույցներում ազդանշանային հավանականության հաշվման վրա հիմնված եղանակները։ Օրինակ, սխեմայի յուրաքանչյուր մուտք կոչվում է փոփոխական, որով որոշվում է նրա ազդանշանային հավանականությունը։ Հետո յուրաքանչյուր ներքին հանգույցի համար կազմվում է հանրահաշվական արտահայտություն, որով որոշվում է ազդանշանային հավանականությունը և կախված է այդ փոփոխականներից։ Ինվերտորի և երկմուտք ԵՎ, ԿԱՄ, բացառող ԿԱՄ տարրերի համար ազդանշանային հավանականության հաշվման օրինակը բերված է նկ.2.3–ում։ Բերված արտահայտությունները ելքային ազդանշանի հավանականությունների համար ենթադրում են, որ մուտքային փոփոխականները անկախ են:  $P_t(x) = 2P(x)(1 - P(x))$ արտահայտության հիման վրա ներքին հանգույցների ազդանշանային հավանականության հաշվումից հետո հաշվվում է փոխանջատման հավանականությունը։ Ընդհանրացված ո(e) մուտքերի դեպքում տրամաբանական ԵՎ և



Նկ.2. 3. Ազդանշանային հավանականության հաշվման արտահայտությունները ա - ՈՉ; բ - ԵՎ; գ - ԿԱՄ; դ - բացառող ԿԱՄ տարրերի համար

ԿԱՄ տարրերի համար կունենանք հետևյալ արտահայտությունները՝

$$P_e^{\Lambda} = \prod_{i=1}^{n(e)} P_i$$
,  $P_e^{\nu} = 1 - \prod_{i=1}^{n(e)} (1 - P_i)$ : (2.12)

Ստացված արդյունքներն օգտագործվում են հզորության գնահատման համար։ Չնայած հավանականության հաշվման այգորիթմը բավականին պարզ է, նրա ժամանակային բարդությունը վատագույն դեպքում էքսպոնենցիալ փոփոխվող մեծություն է։ Առաջարկվում է ազդանշանային հավանականության հաշվարկման մշգրիտ գործողություն՝ հիմնված երկակի ուղղվածության գրաֆի վրա։ Գործողության բարդությունը չափերով ուղիղ համեմատական է համապատասխան գրաֆին, որը էքսպոնենցիալ կախված է հետազոտվող սխեմայի մուտքերի թվից։ Գրաֆի կառուցման համար պետք է կատարել հետևլալ պահանջները. առաջին՝ x<sub>i</sub> մուտքային փոփոխականները պետք է համակարգվեն, երկրորդ՝ գրաֆի յուրաքանչյուր աստիձանը պետք է համապատասխանի միակ փոփոխականին։ Գրաֆի առաջին անցման ժամանակ հաշվվում է հանրահաշվական լրացումը, իսկ հակառակ անցման ժամանակ՝ պահանջվող հանգույցների համար ազդանշանային հավանականությունը։ Ընդհանուր  $y = f(x_1, x_2, \dots, x_n),$   $x_i -$ ն անկախ է, ազդանշանային դեպքերի համար հավանականությունը կարելի է հաշվել հետևյալ ձևով. ենթադրենք՝  $f_{x1} = f(1, x_2, ..., x_n)$ և  $f_{\overline{x1}} = f(0, x_2, ..., x_n)$  ֆունկցիաները f ֆունկցիայի հանրահաշվական լրացումներն են  $P(y) = P(x_1)P(f_{x1}) + P(\overline{x_1})P(f_{\overline{x1}}):$ Այդ դեպքում  $x_1 - h$ նկատմամբ։ Այս արտահայտությունը թույլ է տալիս հաշվել ազդանշանային հավանականությունը սխեմայի բոլոր հանգույցների համար, որի միջոցով հաշվվում է ցրման հզորությունը։

Ազդանշանների արժեքների ժամանակային հարաբերակցության հաշվառման ժամանակ առաջարկվում է կիրառել Մարկովի շղթան երկու (0 և 1) վիձակով և չորս աղեղով։ Յուրաքանչյուր աղեղ որոշում է մի վիձակից մյուսին անցնելու հավանականությունը։ Նշանակենք  $P_0$  –ով սխեմայի հանգույցի հերթական տակտում տրամաբանական զրոյական վիձակում գտնվելու հավանականությունը, հետևաբար  $P_1$  –ը կլինի սխեմայի հանգույցի հերթական տակտում գտնվելու տրամաբանական մեկ վիձակի հավանականությունը։ Եթե վերցնենք  $P_y$  –ը *i* վիձակից *j*(*i* = {0,1}, *j* = {0,1}) վիձակին անցնելու հավանականությունը, այդ դեպքում W(sw) հանգույցի փոխանջատման ակտիվությունը  $P(0 \rightarrow 1) + P(1 \rightarrow 0)$  է, որտեղ  $P(0 \rightarrow 1)$  և  $P(1 \rightarrow 0)$  - ն փոխանջատման հավանականություններն են համապատասհանաբար 0 վիձակից 1 վիձակին և 1 վիձակից 0 վիձակին անցնելիս։ Այդ դեպքում  $P_0 + P_1 = 1$ ,  $P_{00} + P_{01} + P_{10} +$  $+P_{11} = 1$ :

Ազդանշանային և փոխանջատման հավանականությունները հաշվի չեն առնում սխեմայի ներսում ազդանշանի տարածման հապաղումները։ Այդ պատձառով դրանք ձշմարիտ են միայն զրոյական հապաղումներով մոդելների համար, քանի որ վերլուծությունից արտաքսվում են մակաբույծ (պարազիտային) փոխանջատումները, կոմբինացիոն սխեմաների մուտքերի վրա ոչ միաժամանակյա տրամաբանական վիձակների հերթափոխման պատձառով։ Իրականում տարրերն ունեն զրոյից տարբեր փոխանջատման ժամանակ, որի պատձառով սխեմայում տեղի են ունենում մակաբույծ փոխանջատումներ։ Նկ.2.4–ում բերված են ինվերտորի ազդանշանի հապաղման հետևանքով մակաբույծ փոխանջատումները։ Տարբեր սխեմաներում մակաբույծ փոխանջատումների հզորության ցրման բաժինը 9–ից 38% է։

Զրոյական հապաղում ունեցող մոդելի համար ցրված հզորությունը կարելի է հաշվել հետևյալ բանաձևով՝

$$P_{av} = \frac{1}{2T_c} V_{dd}^2 \sum_{i=1}^n C_i P_t(x_i), \qquad (2.13)$$

60

որտեղ  $T_C$  —ն տակտային իմպուլսի պարբերությունն է,  $C_i$  —ն՝  $x_i$  հանգույցի ունակությունը, n —ը՝ սխեմայի հանգույցների ընդհանուր թիվը։



Նկ.2. 4. Տրամաբանական սխեմայի աշխատանքը. ա) զրոյական հապաղմամբ մոդելը, բ) իրական հապաղմամբ մոդելը

Ելնելով *P<sub>t</sub>*(*x<sub>i</sub>*) փոխանջատման հավանականության սահմանումից՝ մեկ տակտում կարող է տեղի ունենալ մեկ փոխանջատումից ոչ ավելի։ Սակայն ռեալ սխեմաներում մեկ տակտում կարող է տեղի ունենալ մի քանի փոխանջատում։ Օրինակ, 16 կարգանի բազմապատկիչի մի քանի հանգույցներում մեկ տակտի ընթացքում տեղի է ունենում մինչև 20 փոխանջատում։ Դրա համար բերված գնահատականը ցածր սահմանային գնահատական է։ Այդ գնահատման ժամանակ սխեմայի մուտքին տրված տրամաբանական ազդանշանների միջև եղած կապը հաշվի չի առնված։

Մխեմայում մակաբույծ փոխանջատումների հաշվարկման համար կիրառում են եզակի հապաղումներով սխեմաների մոդելավորման սիմվոլային եղանակը։ Նախնական սխեմայի համար եղանակի հիմնական գաղափարը սիմվոլային ֆունկցիաների հավաքածուների ստեղծումն է սխեմայի մուտքերում տրամաբանական արժեքների բոլոր հնարավոր համակցումների (կոմբինացիաների) համար աշխատանքի տարբեր տակտերում։ Յուրաքանչյուր սիմվոլիկ ֆունկցիա իրականացվում է բացառող <<ԿԱՄ>> տարրով։ Տվյալ մոտեցումը հնարավորություն է տալիս հաշվի առնել սխեմայի բոլոր հնարավոր մակաբույծ փոխանջատումները, որի հիման վրա հաշվարկվում է սպառված հզորության ամենամեծ արժեքը։ Միջին կարգի սխեմաների դեպքում մոտեցման թերությունը մեծ աշխատատարությունն է։

ԿՄՕԿ սխեմաների ծախսած հոսանքի գնահատման համար կիրառվում է հավանակային դիագրամների գաղափարը։ Այդ դիագրամները կառուցվում են դեպքերի ցուցակների հիման վրա, որոնց դերում հանդես են գալիս հանգույցի փոխանջատումները։

Ցրման հզորությունը գնահատելիս օգտագործում են x(t) ազդանշանի D(x)փոխանջատման խտությունը, որը որոշվում է որպես  $n_x(T)$  փոխանջատումների քանակի և  $T_c$  պարբերության հարաբերության սահման,  $T_c \to \infty$  դեպքում, այսինքն՝

$$D(x) = \lim_{T_c \to \infty} \frac{n_x(T_c)}{T_c} :$$
(2.14)

Այստեղից կարելի է հեշտությամբ որոշել ցրման միջին հզորությունը՝

$$P_{av} = \frac{1}{2} V_{dd}^2 \sum_{i=1}^n C_i D(x_i) :$$
 (2.15)

Բազմամուտք տրամաբանական տարրերի փոխանջատման ակտիվության գնահատման հիմքում ընկած է փոխանջատման հավանականության տարածումը տարրերի մուտքերից դեպի ելքը։ Փոխանջատման քանակի գնահատման համար օգտագործվում է տեսակարար փոխանջատման ակտիվության W (Weighed Switching Activity) գաղափարը։ W<sub>i</sub> –ն որոշում է i –րդ հանգույցի փոխանջատումների միջին թիվը աշխատանքի մեկ տակտի ժամանակ և որոշվում է որպես ( $k_i$ ) հանգույցի փոխանջատումների քանակի և աշխատանքի բոլոր n տակտերի թվի հարաբերությամբ՝ W<sub>i</sub> =  $k_i/n$ ։ Այդ դեպքում ամբողջ սխեմայի տեսակարար փոխանջատման ակտիվությունը մեկ տակտի ընթացքում W<sub>clk</sub> կարող է որոշվել՝

$$W_{clk} = \sum_{i=1}^{n} W_i S_i$$
, (2.16)

որտեղ *Տ<sub>i</sub>* – ն՝ *i* –րդ հանգույցին միացված տրամաբանական տարրերի մուտքերի թիվն է։

Այդ դեպքում մեկ սխեմայի աշխատանքի մեկ տակտի ընթացքում ցրման հզորությունը կլինի՝

$$P_{av} = \frac{1}{2T_c} V_{dd}^2 C_0 \sum_{i=1}^n W_i S_i \quad , \tag{2.17}$$

որտեղ *T<sub>C</sub>* –ն տակտային իմպուլսի պարբերությունն է, *C*<sub>0</sub> –ն՝ մեկ մուտքի նորմավորված ունակնությունը։ Այս արժեքի վրա հիմնվելով՝ կարելի է ստանալ ինչպես ցրման հզորության պիկային գնահատականը, այնպես էլ ցրման հզորության միջին արժեքի առավելագույն գնահատականը։ Բացի դրանից, տրված եղանակով կարելի է հայտնաբերել փոխանջատման բարձր ակտիվություն ունեցող հանգույցները։

Դիտարկվող գնահատման եղանակներն ուղղված են գլխավորապես համակցման սխեմաների փոխանջատման ակտիվության որոշմանը։ Հիշող բջիջներ պարունակող սխեմաների համար շատ ավելի դժվար է փոխանջատման ակտիվության որոշումը, քանի որ նախորդ և հաջորդ վիճակների միջև կան ժամանակային հարաբերակցություններ։

Ստատիկ և հավանական եղանակների միջև տարբերությունը բերված է նկ.2.5–ում։



Նկ.2. 5. Ստատիկ և հավանական եղանակների միջև տարբերությունը

**Հզորության ցրման գնահատման վերլուծական եղանակը։** Քանի որ ցրման հզորությունը սխեմայի կողմից օգտագործած էներգիայի (էներգաօգտագործման) և ժամանակի հարաբերությունն է հետևաբար՝ Էներգաօգտագործման գնահատում ասելով հասկանում ենք UOՀU-ում ցրված էներգիայի միջին արժեքի գնահատումը (այդ գնահատումը որոշակիորեն տարբերվում է ակնթարթորեն օգտագործված հզորության մեծագույն արժեքի գնահատականից)։ Դիտարկենք UOՀU-ում էներգաօգտագործումը և ժամանակային հապաղումները գրանցման և ընթերցման ժամանակ վերլուծական արտահայտությունների տեսքով։ Քանի որ գրանցման և ընթերցման ժամանակ լարումից, ուստի այդ վերլուծական արտահայտություններով կարող ենք կանխատեսել հապաղումները և էներգաօգտագործումը ցանկացած կառուցվածքային և սնման լարման փոփոխության դեպքում։ Դիտարկենք ունկությունները UOՀU-ում. դրանք երեքն են՝ բիթի գծի ունակությունը. տողի գծի ունակությունը. տվյալի գծի ունակությունը (նկ.2.6)։ Բիթի գծի ունակությունը հավասար է արտաբերի ունակության (հիշող բջջի թույլատրող տրանզիստորների) և տողերի քանակի արտադրյալին գումարած բիթի գծի ունակությունը, որը սովորաբար հավասար է լինում արտաբերի ունակության և տողերի քանակի արտադրյալի 10%-ին, հետևաբար կարող ենք գրել՝

$$C_{pq} = C_{upunup lp} * 2^{unn} + C_{ulun} , \qquad (2.18)$$



$$C_{ufun} \approx 0.1 * C_{pq} \quad : \tag{2.19}$$

Նկ.2. 6. Պարզեցված UOՀU-ի կառուցվածքային սխեման

Տողի գծի ունակությունը հավասար է հիշող բջջի թույլատրող տրանզիստորների փականների ունակության և հիշող բջջում առկա սյուների թվի արտադրյալին՝

$$C_{inq} = 2 * C_{ijuujuuu} * 2^{ujnuu},$$
 (2.20)

որտեղ (սյուն)-ը սյուներն ընտրելու վերծանիչի մուտքերի քանակն է։

Տվյալի գծի ունակությունը բաղկացած է սյան ընտրման տրանզիստորի արտաբերի ունակությունից և սյուների թվից`

$$C_{undjuulq} = 2 * C_{unpunup kp} * 2^{ujnt h} :$$

$$(2.21)$$

UOՀU-ի էներգաօգտագործումը, ինչպես արդեն ասվել է, բաղկացած է դինամիկ և ստատիկ բաղադրիչներից։ Ստատիկ բաղադրիչը պայմանավորված է կորստի հոսանքներով, որոնք առաջանում են սխեմայի ոչ աշխատանքային ռեժիմում։ Դինամիկ բաղադրիչը պայմանավորված է լիցքավորման և լիցքաթափման էներգիայով ընթերցման և գրանցման ժամանակ։ Դինամիկ բաղադրիչը ընթերցման ժամանակ պայմանավորված է 4 բաղադրիչով ՝

1) տվյալի գծի լիցքավորման լիցքաթափման էներգիայով,

2) տողի գծի լիցքավորման լիցքաթափման էներգիայով,

3) բիթի գծի լիցքավորման լիցքաթափման էներգիայով,

4) չընտրված բիթի գծերի լիցքաթափման էներգիայով։

Հետևաբար դինամիկ բաղադրիչի համար ընթերցման ժամանակ կարող ենք գրել հետևյալ արտահայտությունը՝

$$E_{pup} = C_{uq}V_{dd}^{2} + C_{uq}U_{dd}^{2} + C_{pq}V_{dd}^{2} - \frac{1}{2}V_{pq}^{2}(C_{uq} + C_{pq}) + (2^{ujntu} - 1)[C_{pq}V_{dd}^{2} - \frac{1}{2}\frac{(C_{pq}V_{dd} - I_{h}\Delta T)^{2}}{C_{pq}}], \qquad (2.22)$$

որտեղ  $V_{pq}$ -ն բիթի գծի լարման արժեքն է ընթերցման ավարտի ժամանակ,  $V_{dd}$ -ն արտաքին սնման լարումն է,  $\Delta T$  այն ժամանակն է, երբ թույլատրող տրանզիստորը բաց է, և  $I_h$ -ն թույլատրող տրանզիստորով անցնող հոսանքն է հագեցած ռեժիմում, որն արտահայտվում է հետևյալ բանաձևով՝

$$I_{h} = \frac{\mu_{n} C_{ox} W}{2L} (V_{\Phi U} - V_{c})^{2} , \qquad (2.23)$$

որտեղ  $\mu_n$  - ը էլեկտրոնի շարժունակությունն է,  $C_{ox}$  - ը՝ օքսիդային շերտի ունակությունը, W, L-ը տրանզիստորի երկրաչափական չափերն են՝ լայնություն, երկարություն,  $V_{\phi U}$  - ն տրանզիստորի փական - ակունք լարումն է ,  $V_{\mathcal{C}}$  - ն տրանզիստորի շեմային լարումն է։ Դինամիկ բաղադրիչը գրանցման ժամանակ ունի հետևյալ տեսքը ՝

$$E_{qp} = C_{uq}V_{dd}^{2} + C_{uq}V_{dd}^{2} + C_{pq}V_{dd}^{2} + (2^{ujntu} - 1)[C_{pq}V_{dd}^{2} - \frac{1}{2}\frac{(C_{pq}V_{dd} - I_{h}\Delta T)^{2}}{C_{pq}}]$$
(2.24)

Դիտարկենք UOՀU-ի հապաղումները գրանցման և ընթերցման դեպքում։ Գրանցման և ընթերցման հապաղման ժամանակները վերլուծական տեսքով ստանալու համար դրանք վերածել ենք պարզագույն գծային RC շղթաների, որոնք ունեն նկ.2.7-ում բերված համապատասխան տեսքերը։



ա) Լիցքավորման սխեման



բ) Գրանցման սխեման



գ) Ընթերցման սխեման

Նկ. 2. 7. Լիցքավորման, գրանցման և ընթերցման RC շղթաները

RC շղթաների հապաղման ժամանակները կունենան հետևյալ տեսքերը՝

$$T_{\underline{p}\underline{b}\underline{p}} = \tau_{\underline{l}\underline{h}\underline{g}} \ln\left(\frac{v_{dd}}{v_{dd} - v_{\underline{l}\underline{h}\underline{g}}}\right) + \tau_{\underline{p}\underline{b}\underline{p} - \underline{h}\underline{n}\underline{h}\underline{h}\underline{n}\underline{h}\underline{n}} \ln\left(\frac{v_{dd}}{v_{\underline{p}\underline{q}}}\right) + T_{\underline{\Omega}\underline{u}\underline{\sigma}} , \qquad (2.25)$$

$$T_{qp} = \tau_{lhg} \ln\left(\frac{v_{dd}}{v_{dd} - v_{lhg}}\right) + \tau_{qp-\eta n\eta nh} \ln\left(\frac{v_{dd}}{v_{qp}}\right) + T_{\mathcal{C}pgn\iota \ell} , \qquad (2.26)$$

որտեղ  $V_{lhg^-}$ ը առավելագույն լարման արժեքն է լիցքավորող սխեմայի աշխատանքի ավարտին,  $V_{pq^-}$ ն բիթի գծի վրա լարման արժեքն է ընթերցման ավարտից հետո,  $T_{\Omega ld}$  - ը ուժեղարարի հապաղումն է և  $V_{qp}$  - ն լարման արժեքն է, որից հետո հիշող բջջում տեղի է ունենում ինֆորմացիայի շրջում,  $T_{Cpgnld}$  - ը շրջման հապաղման ժամանակն է, որը կախված է հիշողության բջջի տրանզիստորների չափերից։ <sub>Շլից</sub>, <sub>Շընթ–փոփոխ</sub>, <sub>Շգր–փոփոխ</sub> պարամետրերը արտահայտվում են հետևյալ բանաձևերով՝

$$\tau_{lhg} = R_{lhg} MAX \{C_{unq}, C_{pq}\}$$
(2.27)

$$+R_{\natural \flat \flat l}-p_{\imath \imath \imath \flat l}C_{\imath \imath \imath \flat \imath \imath \imath \imath \imath}$$
(2.28)

$$\tau_{qp-\eta n\eta n\mu} = R_{\xi\eta\eta-\eta\eta} C_{\eta\eta\eta} C_{\eta\eta\eta} + (R_{\xi\eta\eta-\eta\eta\eta} + R_{\xi\eta\eta-\eta\eta\eta}) C_{pq}$$
(2.29)

որտեղ  $R_{lpg}$ -ը՝ լիցքավորման տրանզիստորի համարժեք դիմադրությունն է,  $R_{tqd-muunq-pgpg}$ -ը՝ համարժեք տանող բջջի (տրանզիստորի) դիմադրությունը,  $R_{tqd-pnult-pgpg}$ -ը՝ համարժեք թույլատրող բջջի (տրանզիստորի) դիմադրությունը,  $R_{tqd-ujnub-pnult}$ -ը՝ համարժեք թույլատրող սյան (ընտրող փական տրանզիստորի) դիմադրությունը, ընտրող փական - տրանզիստորը միանում է բիթի գծի և տվյալի գծի միջև ,  $R_{tqd-udjulq}$ -ն տվյալի գծի (տրանզիստորների) համարժեք դիմադրությունն է։ Յուրաքանչյուր տրանզիստորի համար կարելի է գրել հետևյալ արտահայտությունը՝

$$R_{t_{u_{1}}-j_{n:n}-m_{n}m_{u}} = \frac{2.5}{\mu_{n,p}\frac{W}{L}C_{ox}(V_{dd}-|V_{c}|)}, \qquad (2.30)$$

որտեղ  $\mu_n,\,\mu_{,p}$  - ն էլեկտրոնների և խոռոչների շարժունակություններն են։

Այսպիսով, բիթի գիծը տվյալի գծի հետ միանում է ընտրող փական տրանզիստորների միջոցով, հետևաբար՝

$$R_{\lfloor l l l - u \rfloor n \perp l - p n \perp l l} = \frac{R_{\lfloor l l l - n} R_{\lfloor l l l - n}}{R_{\lfloor l l l - n} + R_{\lfloor l l l - n}},$$
(2.31)

որտեղ R<sub>էկվ\_n</sub> R<sub>էկվ\_p</sub>- ն համապատասխանաբար ո և p տիպի տրանզիստորների դիմադրություններն են։

## 2.3. Փոխանջատման ակտիվության գնահատումը ազդանշանի զրոյական հապաղման դեպքում

Եթե ենթադրենք, որ ԿՄՕԿ ստատիկ տարրի մուտքերում ազդանշանների արժեքները անկախ են և բաշխված են հավասարապես (այսինքն բոլոր մուտքային բնեռներում ազդանշանային հավանականությունները 0.5 են), ապա նրա ելքում 1 և 0 ազդանշանների հայտնվելու հավանականությունը պետք է գտնել դրանով իրականացվող ֆունկցիայի իսկության աղյուսակով (դրանք հավասար են ֆունկցիայի  $k^1$ տրված համապատասխանաբար՝ և աղյուսակում միավոր զրոյական  $k^0$  արժեքների քանակին)՝

$$P_e^1 = \frac{k^1}{2^n}$$
,  $P_e^0 = \frac{k^0}{2^n}$ : (2.32)

Համապատասխանաբար՝ *n* մուտքերով տարրի ելքն ունի փոխանջատման հետևյալ ակտիվությունը՝

$$W = 2\frac{k^{1}}{2^{n}}\frac{k^{0}}{2^{n}} = 2\frac{k^{1}(2^{n}-k^{1})}{2^{2n}} :$$
 (2.33)

Օրինակ, ԵՎ, ԿԱՄ, ԵՎ–ՈՉ, ԿԱՄ–ՈՉ տարրերի (աղ.2.1) ելքերում ազդանշանային հավանականությունը և փոխանջատման ակտիվությունը արտահայտվում են հետևյալ ձևով՝

$$P_{e}^{\Lambda 1} = P_{e}^{\overline{V}1} = P_{e}^{V0} = P_{e}^{\overline{\Lambda}0} = \frac{1}{4} ; P_{e}^{V1} = P_{e}^{\overline{\Lambda}1} = P_{e}^{\Lambda 0} = P_{e}^{\overline{V}0} = \frac{3}{4}$$
(2.34)

$$P_e^{\oplus 1} = P_e^{\oplus 0} = \frac{1}{2}; \ E_e^{\Lambda} = E_e^{V} = E_e^{\overline{V}} = P_e^{\overline{\Lambda}} = \frac{3}{8}; \ E_e^{\oplus} = \frac{1}{2}$$
 (2.35)

Աղյուսակ 2. 1

	Մուտքային արժեքները		Տրամաբանական տարրի ելքային արժեքները					
	Х	Y	X	ΧΛΥ	XVY	$X \oplus Y$	ΧΛΥ	XVY
	0	0	1	0	0	0	1	1
	0	1	1	0	1	1	1	0
	1	0	0	0	1	1	1	0
	1	1	0	1	1	0	0	0

#### Իսկության աղյուսակ

Իրականում տարրի մուտքերում ազդանշանների արժեքների հավասար բաշխման կիրառությունը անհավանական է։ Տրամաբանական տարրի ելքում փոխանջատման ակտիվությունը զգալիորեն կախված է նրա մուտքում ազդանշանների հնարավոր բնութագրերից։ Այն դեպքում, երբ տարրի մուտքերում ազդանշանները տարածության և ժամանակի մեջ չեն փոխազդում, ԵՎ–ՈՉ, ԿԱՄ–ՈՉ պարզ տարրերի և երկմուտք բացառող ԿԱՄ տարրի ազդանշանային հավանականությունները հեշտ կարելի է հաշվել դրանցով իրականացվող ֆունկցիայի իսկության աղյուսակով (աղ.2.1–ի 6–րդ սյունյակ, երբ n(e) = 2)։

$$P_e^{\overline{\Lambda}} = 1 - \prod_{i=1}^{n(e)} P_i \; ; \; P_e^{\overline{V}} = \prod_{i=1}^{n(e)} (1 - P_i) \; , \tag{2.36}$$

$$P_e^{\oplus} = P_1 + P_2 - 2P_1 P_2 , \qquad (2.37)$$

որտեղ  $P_i$  –ն i մուտքով տարրի ազդանշանային հավանականությունն է։

Ավելի բարդ ֆունկցիաներ իրականացնող տարրերի համար իսկության աղյուսակի կազմումը դժվար է, որի պատՃառով վերը նշված գնահատականները կարելի է հաշվել կարգավորված բինարային դիագրամների միջոցով։

### 2.4. Փոխանջատման ակտիվության հաշվարկը ազդանշանի հապաղման ոչ զրոյական արժեքի դեպքում

Ինչպես նշվել է, ռեալ տարրերի ազդանշանների ոչ զրոյական հապաղման պատՃառով սխեմայի ներքին հանգույցի մուտքում ազդանշանները գալիս են տարբեր հապաղումներով, որի հետևանքով հանգույցի ելքում, մինչև նրա կայուն վիձակի հաստատվելը, առաջանում են ազդանշանների մուտքային մակաբույծ փոխանջատումներ, որը հանգեցնում է հանգույցի էներգաօգտագործման դինամիկ բաղադրիչի աՃին, որը ոչ մի ձևով չի արտահայտվում ազդանշանների զրոյական հապաղման հաշվարկման գնահատականներում։ Մխեմայի ներքին հանգույցների էներգաօգտագործման գնահատման եղանակները ազդանշանի զրոյական հապաղման ենթադրության մեջ հիմնված են ավելի ընդհանուր գաղափարների վրա, քան ազդանշանային հավանականությունը և փոխանջատման ակտիվությունը, օրինակ, հավասարակշռված հավանականությունը և փոխանջատման խտությունը։ Ալդ բնութագրերով որոշվում է ազդանշանի վարքագիծը ժամանակի մեջ, և ոչ միայն հավասարակշռված տակտային իմպույսի ժամանակ։ Ենթադրվում է, որ x(t)

տրամաբանական ազդանշանը 0–ից 1 և 1–ից 0 արժեքների հերթափոխման գործընթաց է ժամանակի ցանկացած պահին *t∈*(−∞, +∞) ժամանակային միջակայքում։

Տրամաբանական x(t) ազդանշանի հավասարակշռված  $P_x$  հավանականությունը որոշվում է որպես միջին բաժին, որի ընթացքում ազդանշանն ունի 1 արժեք՝

$$P_{x} = \lim_{T \to \infty} \frac{1}{T} \int_{-\frac{T}{2}}^{+\frac{T}{2}} x(t) dt :$$
 (2.38)

Ի տարբերություն ազդանշանային հավանականության, հավասարակշռման հավանականությունը կախված է սխեմայի ներքին հապաղումներից և հաշվի է առնում դրանք։ Ազդանշանային զրոյական հապաղման ենթադրության մեջ հավասարակշռված հավանականությունը հանգեցնում է ազդանշանային հավանականությանը։

Քանի որ փոխանջատման խտությունը կախված է սխեմայի ներքին հապաղումից, ուստի փոխանջատման ակտիվությունը անցումային խտության ցածր արժեքն է։ *T<sub>c</sub>* տակտի տևողություն ունեցող սինքրոն սխեմաների փոխանջատման խտության և փոխանջատման ակտիվության միջև կա հետևյալ կապը՝

$$D_x \ge \frac{W_x}{T_c}$$
 (2.39)

Կապը տեղի ունի ազդանշանների զրոյական հապաղման դեպքում։

Սխեմայի ներքին հանգույցի փոխանջատման խտությունը հաշվելիս ենթադրվում է, որ ազդանշանների փոխանջատման խտությունները նրա մուտքում տրված են։ Եթե *y* տարրի *x<sub>i</sub>* մուտքերը տարածականորեն անկախ են, ապա ազդանշանի փոխանջատման խտությունը նրա ելքում հաշվվում է հետևյալ կերպ՝

$$D_{y} = \sum_{i=1}^{n} P\left(\frac{dy}{dx_{i}}\right) D_{xi} : \qquad (2.40)$$

Եթե y ֆունկցիան կախված է x բուլյան փոփոխականից, y բուլյան տարբերությունը x փոփոխականի նկատմամբ կորոշվի որպես՝

$$\frac{dy}{dx} = y|_{x=1} \oplus y|_{x=0} :$$
 (2.41)

Բուլյան տարբերությունը տալիս է տրամաբանական տեսքով *y* ֆունկցիայի կախվածությունը *x* արգումենտից կամ մուտքային *x* ազդանշանի ազդեցությունը *y*  տարրի ելքում ազդանշանի արժեքի վրա։ Եթե  $\frac{dy}{dx} = 1$ , ապա x - h արժեքի ցանկացած փոփոխություն կբերի y ֆունկցիայի արժեքի փոփոխման։  $P\left(\frac{dy}{dx}\right) - n d$  որոշվում է այն հավանականությունը, որ մուտքային x ազդանշանի ցանկացած փոփոխություն կարտահայտվի y տարրի վրա, իսկ  $P\left(\frac{dy}{dx}\right)D_x - p x$  ազդանշանի ներդրումն է y տարրի ելքային բևեռի փոխանջատման ակտիվության արժեքում։

Փոխանջատման խտության (2.40) բանաձևով հաշվելիս հաշվի չի առնվել ազդանշանների տարածական հարաբերակցությունը, բայց մոտավոր ձևով հաշվի են առնվել խափանումները, որոնք ուղեկցվում են անցումային գործընթացներով։ Պետք է նշենք, որ (2.40) բանաձևը ստացվել է տարրի մուտքի վրա ազդանշանի փոխանջատման տարաժամանակային ենթադրությամբ։ Նրա կիրառումը մուտքում ազդանշանի միաժամանակյա փոխանջատման դեպքում հանգեցնում է փոխանջատման հավանականության ոչ Ճշգրիտ հաշվման։

### 2.5. Մխեմայի միջոցով հավանական տեղեկատվության տարածումը

Եթե տրված են սխեմայի մուտքային ազդանշանների ազդանշանային հավանականությունները, դրանք կարող են տարածվել սխեմայի տարրերի ելքերում և նրա բոլոր ելքային բևեռներում [90]։ Այդ ձևով կարող են հաշվարկվել սխեմայի բոլոր բևեռների փոխանջատման ակտիվությունները և համապատասխանաբար՝ սխեմայի փոխանջատման ակտիվությունը ամբողջապես։ Մխեմայի հանգույցների համար ազդանշանային հավանականությունը կարելի է գրել՝ օգտվելով (2.12), (2.36) և (2.37) բանաձևերից այն դեպքում, եթե նրա բոլոր մուտքերում իրականացվում է տարածական և ժամանակային անկախության պայմանը, և տարըն ինքը ունի զրոյական հապաղում։ Եթե նույնիսկ անկախության պահանջն իրագործվում է սխեմայի մուտքային ազդանշանների համար, այն կարող է տեղի չունենալ ներքին տարրերի մուտքային ազդանշանների համար։ Անկախության պայմանի խախտման պատձառ կարող են լինել ելքերում տարրերի ձյուղավորումը և հետադարձ կապի գծերը։

Մասնավոր դեպքում սխեմայի բոլոր տարրերի մուտքերի անկախության բավարար պայման են ծառանման սխեմաները։ Այդ սխեմաների տարրերի համար ազդանշանային հավանականության հաշվումը (2.12), (2.36) և (2.37) բանաձներով ելքային բնեռների համար տալիս է հավանականության Ճշգրիտ արժեքներ։ Այլ սխեմաների համար (որտեղ կա առնվազն մեկ բնեռ, որ սնում է մեկից ավելի տարր) այս բանաձներով հավանականության հաշվվումը բավական մոտ է ազդանշանային հավանականության արժեքներին։

Uխեմայի մուտքում անկախ ազդանշան ունեցող որևէ հանգույցի մուտքում ազդանշանի հավանականության հաշվման Ճշգրիտ եղանակները հիմնված են այդ հանգույցով իրականացվող f(x) գլոբալ ֆունկցիայի որոշման վրա, այդ ֆունկցիայի արգումենտ են  $x_i$  մուտքային փոփոխականները, որոնք համապատասխանում են սխեմայի մուտքերին։ Այդ եղանակներից մեկը հիմնված է f(x) ֆունկցիայի դիզյունկտիվ նորմալ (ԴՆՁ) D ձևի վրա։ ԴՆՁ–ի առանձնահատկությունն այն է, որ նրա բոլոր կոնյունկցիաները լրիվ և համապատասխանաբար փոխադարձ բացառող են ՝ բոլոր  $i \neq j$  համար, այն հավանականությամբ, որ  $P_{ki}P_{kj} = 1$ , հավասար է 0, քանի որ կգտնվի այս կոնյունկցիայի մեջ մտնող  $P_{xi}P_{xi} = 0$  ինվերսիոն տեսքով առնվազն մեկ փոփոխական։ ԴՆՁ D-ի 1 արժեք ընդունելու հավանականությունը՝

$$P_{\rm D} = 1 - \prod_{i=1}^{n({\rm D})} (1 - P_{ki}) , \qquad (2.42)$$

որտեղ n(D) –ն ԿԴՆՁ–ում կոնյունկցիաների թիվն է։

Այս բանաձնը n(D) = 2-ի համար փոխակերպվում է  $P_D = P_1 + P_2 - P_1P_2$ , իսկ ընդհանուր դեպքում, երբ n(D) > 2, պարունակում է  $\sum_{i=1}^{n(D)} P_{ki}$  գումարը,  $P_{ki}$ ազդանշանային հավանականությունների արժեքը ԴՆՁ-ի կոնյունկցիայի համար՝ հանած բոլոր հնարավոր  $P_{ki}$  հավանական արտադրյալներն այլ կոնյունկցիաների համար, լրիվ կոնյունկցիայի դեպքում այդ արտադրյալները հավասար են զրոյի։ Հետևաբար ԴՆՁ D-ի ազդանշանային հավանականությունը՝

$$P_{\rm D} = \sum_{i=1}^{n({\rm D})} P_{ki} :$$
 (2.43)

72
Մխեմայի ներքին բնեռների ազդանշանային հավանականության հաշվման մյուս Ճշգրիտ եղանակը հիմնված է կարգավորված բինարային դիագրամների հաշվման (ԿԴՆՀ) վրա, որը կառուցում են վերլուծվող սխեմայի բնեռներում իրականացվող գլոբալ ֆունկցիայի համար։ Այս եղանակն ունի գծային բարդություն, որը համեմատական է դիագրամների գագաթների թվին։ Դիտարկվող ԿԴՆՀ հանգույցին տրվող ազդանշանային հավանականության հաշվման դեպքում իրականացվում է ԿԴՆՀ–ի գագաթների դիտարկում, սկսած տերմինալային գագաթներից, որոնք հիմքում նշված են 0 և 1 նշաններով։ Յուրաքանչյուր ոչ տերմինալային *b* գագաթի համար, որը նշված է *x<sub>i</sub>* արգումենտով, հաշվվում է այդ գագաթին հասնելու հավանականությունը՝

$$P_b = P_{xi}P_{b1} + P_{\overline{xi}}P_{b0} , \qquad (2.44)$$

որտեղ b1 և b0 –ն գագաթները նշող փոփոխականներ են, որոնք կապված են b գագաթի հետ աղեղով, նշանակված 1 և 0 թվանշաններով և համապատասխան գործակցով ֆունկցիայի բաշխումը  $x_i$  փոփոխականով, b1 և b0 –ն համապատասխանում են  $fx_i$  և  $f\overline{x_i}$  գործակիցներին f ֆունկցիայի  $x_i$  արգումենտով դիզյունկտիվ բաշխմանը և ֆունկցիայի i –րդ արգումենտի համար  $P_{\overline{xi}}$  1 ազդանշանային հավանականությունները,  $P_{b1}$  և  $P_{b0}$  հավանականությունները հաշվված b1 և b0 գագաթների համար։

(2.44) բանաձևի ձշմարտությունը բխում է այն նույն ենթադրությունից, ինչ որ $P_{\rm D} = \prod_{i=1}^{n({\rm D})} P_{ki}$  հավասարման ձշմարտացիությունը ԴՆՁ–ի համար։

Ցավոք, այս երկու այգորիթմները բավականին աշխատատար են, քանի որ պահանջում են կատարյալ ԴՆՁ–ի կառուցում կամ ԿԴՆՀ գլոբալ ֆունկցիայի իրականացում սխեմայի յուրաքանչյուր բևեռում։ Ավելի պարզ է (2.41) ալգորիթմը, որը մուտքերից դեպի ելքեր հավանականության տարածման հիմնված է վրա (ազդանշանային հավանականությունները պետք է տրված լինեն)։ Յուրաքանչյուր *e* տարրի համար, որի P<sub>ei</sub> մուտքի համար արդեն գտնվել են ազդանշանային հավանականությունների հանրահաշվական արտահայտությունները, գրվում են ազդանշանային հավանականությունների հանրահաշվական արտահայտություններ՝ այդ տարրերով իրականացվող ֆունկցիային h (2.36),(2.37)բանաձևերին համապատասխան։ հավանականությունների Բոլոր համար գտնված

արտահայտություններում իջեցվում են աստիձանային նշանները, այսինքն՝ բոլոր  $P_{ei}^{k}(k > 1)$ -երը փոխարինվում են  $P_{ei}$  –ով։ Քանի որ փոքր էներգասպատմամբ սխեմաների սինթեզի պրոցեսում հավանականության հաշվարկը կատարվում է բազմաթիվ անգամներ, գործնականում կիրառում են ոչ թե ձիշտ գնահատական տվող աշխատատար եղանակները, այլ ավելի հասարակ, բարձր ձշտություն չերաշխավորող հավանականության հաշվման եղանակ։ Այս եղանակը հիմնված է մուտքերից ելքեր ազդանշանային հավանականություն սրժեքների կառուցման վրա. սկսած սխեմայի մուտքերից, տրված  $P_{xi}$  ազդանշանային հավանականությունները։

Դիցուք սխեմայի բևեռների վրա ազդանշանային հավանականությունները և փոխանջատման ակտիվություններն ունեն հետևյալ արժեքները՝

$$P_{x1} = 0.2$$
;  $P_{x2} = 0.7$ ;  $W_{x1} = 0.32$ ;  $W_{x2} = 0.42$ : (2.45)

Տարբեր եղանակներով հաշվենք նախագծվող սխեմայի բևեռներում ազդանշանային հավանականությունները և փոխանջատման ակտիվությունները նկ.42– ում պատկերված սխեմայի համար։

$$P_{z1} = P_{\overline{x2}} = 0.3 , P_{z2} = P_{\overline{x1}} = 0.8 ,$$

$$P_{z3} = 0.06 , P_{z4} = 0.56 , P_{y}^{1} = 0.5864 ,$$

$$W_{z3} = 0.1128 , W_{z4} = 0.4928 , W_{y}^{1} = 0.4851 ;$$
(2.46)

Նկ.2.8–ում տրված սխեմայի ազդանշանային հավանականության հաշվումը ԿԴՆՀ ֆունկցիայով (նկ.2.9) (2.36) բանաձևի համաձայն տալիս է հետևյալ արդյունքները՝

$$\begin{split} P_{b1} &= P_{\overline{x2}} = 0.3 , \qquad P_{b2} = P_{x2} = 0.7 , \\ P_{b3} &= P_{x1}P_{\overline{x2}} + P_{\overline{x1}}P_{x2} = 0.62 , \qquad W_y^2 = 0.4712 : \end{split}$$



Նկ.2. 8. Բացառող ԿԱՄ ֆունկցիան իրականացնող սխեման

Բացառող ԿԱՄ ֆունկցիայի համար (2.40) բանաձևով հաշված ազդանշանային հավանականության արդյունքը համընկնում է ԿԴՆՀ–ի օգտագործմամբ հաշված արդյունքների հետ՝

$$P_{y}^{\oplus} = P_{x1} + P_{x2} - 2P_{x1}P_{x2} = 0.9 - 0.28 = 0.62,$$

$$W_{y}^{2} = 0.4712:$$

$$b_{x_{1}}$$

$$b_{x_{1}}$$

$$b_{x_{2}}$$

$$c_{x_{2}}$$

$$c_{x_{2}}$$

$$b_{x_{2}}$$

$$c_{x_{2}}$$

$$b_{x_{2}}$$

$$c_{x_{2}}$$

$$b_{x_{2}}$$

$$c_{x_{2}}$$

$$b_{x_{2}}$$

$$c_{x_{2}}$$

Նկ.2. 9. Բացառող ԿԱՄ ֆունկցիայի որոշման բինարային դիագրամը

 $W_{y}^{1}$  (2.47) և  $W_{y}^{2}$  (2.48) հավանականությունների միջև տարբերությունը կլինի՝

$$W_{\nu}^{1} - W_{\nu}^{2} = 0.0139:$$

Այդ տարբերությունը կամ սխալանքը շատ փոքր մեծություն է՝ մոտ 2,9%, ավելի բարդ սխեմաների համար այս տարբերությունը կաձի։ Երկրորդ դեպքում պետք է կառուցել ԿԴՆՀ, որը բարդ սխեմաների համար դժվար է։ Տարբերությունը հաշվարկներում ստացվում է այն պատձառով, որ ներքին տարրերի մուտքերի ազդանշանների արժեքները փոխազդում են, որի պատձառով սխեմայի բևեռներում տարածական անկախությունը խախտվում է։

Եթե տրված են սխեմայի մուտքերում ազդանշանային հավանականության և փոխանջատման ակտիվության արժեքները, ապա սխեմայի մեկ անցումով կարող են հաշվարկվել փոխանջատումների խտությունը սխեմայի բոլոր հանգույցներում, նաև սխեմայով ցրված հզորության գնահատականը հետևյալ բանաձևով, որը նման է (2.17) բանաձևին՝

$$P_{s} = \frac{1}{2} V_{dd}^{2} f_{clk} \sum_{i=1}^{n} D_{i} C_{i} :$$
(2.48)

 $P\left(\frac{dy}{dx_i}\right)$  հավանականությունների հաշվման համար պետք է տարածել սխեմայի մուտքերից  $P_x$  հավասարակշոված հավանականությունները, որը կարող է իրականացվել այնպես, ինչպես դա արվում է ազդանշանային հավանականության տարածման ժամանակ, երբ սխեմայով թույլատրված են զրոյական հապաղումները, եթե ընդունենք, որ բոլոր հապաղումները դուրս են բերված սխեմայից մեկ հապաղման տեսքով, որը միացված է տրամաբանական ֆունկցիան իրականացնող սխեմայի մուտքին։ Հետևաբար, սխեմայի *y* հանգույցի  $P_y$  հավասարակշոված հավանականության հաշվման ժամանակ կարելի է օգտագործել Ճշգրիտ եղանակներից մեկը. օրինակ, առաջարկվում է օգտագործել ԿԴՆՀ, որի օգնությամբ հեշտությամբ կարելի է որոշել բուլյան տարբերությունները։ Օրինակ, հասարակ  $y = \overline{x}$ ,  $y = x_1x_2$ ,  $y = \overline{x_1x_2}$ ,

 $y = x_1 V x_2$ ,  $y = \overline{x_1 V x_2}$ ,  $y = x_1 \oplus x_2$  ֆունկցիաներ իրականացնող տարրերի համար ելքերում ազդանշանների փոխանջատման խտությունը հաշվվում է հետևյալ ձևով՝

$$\frac{dy}{dx} = 1 , D_y^{\neg} = D_x , \qquad (2.49)$$

$$\frac{dy}{dx_1} = x_2, \frac{dy}{dx_2} = x_1 \ln D_y^{\Lambda} = D_y^{\overline{\Lambda}} = P_{x2}D_{x1} + P_{x1}D_{x2}, \qquad (2.50)$$

$$\frac{dy}{dx_1} = x_2, \frac{dy}{dx_2} = \overline{x_1} \ \ b \ \ D_y^V = D_y^{\overline{V}} = (1 - P_{x2})D_{x1} + (1 - P_{x1})D_{x2} , \qquad (2.51)$$

$$\frac{dy}{dx_1} = \frac{dy}{dx_2} = 1 \text{ ls } D_y^{\oplus} = D_{x1} + D_{x2} : \qquad (2.52)$$

փոխանջատման խտությունը նկ.46–ում տրված սխեմայի համար։ Հաշվենք Ենթադրենք բևեռների սխեմայի մուտքային համար հավասարակշոված հավանականությունը և նրան համապատասխան փոխանջատման խտությունը ունեն ունեն ազդանշանային հավանականությունը և այն նույն արժեքները, np փոխանջատման ակտիվությունը. վերը նշված օրինակի դեպքում՝

$$P_{x1} = 0.2$$
 ,  $P_{x2} = 0.7$  ,  $D_{x1} = 0.32$  ,  $D_{x2} = 0.42$  :

76

Uhtúujh ehtnitph huúup hu2duphduð huduhuhuhuhupini<br/>tp huúup huíup hu2duphduð huduhuhuhuhuhupini<br/>tp huúuduhi huúup huíupi (2.31), (2.24)–(2.26) euhuduh<br/>tph, nibih htuhuju updtphtp  $\stackrel{'}{P}_{z1} = 0.3$ ,<br/> $P_{z2} = 0.8$ ,<br/> $P_{z3} = 0.06$ ,<br/> $P_{z4} = 0.56$ ,<br/> $D_{z1} = 0.42$ ,<br/> $D_{z2} = 0.32$   $D_{z3} = 0.18$ ,<br/> $D_{z4} = 0.56$ ,<br/> $D_y^1 = 0.6056$ :

Փոխանջատման խտության հաշվումը բացառող ԿԱՄ ֆունկցիայի համար (2.16) բանաձևով տալիս է  $D_y^2 = 0.74$  ։  $D_y^1 = 0.6056$  և  $D_y^2 = 0.74$  փոխանջատման խտությունների միջև տարբերությունը կլինի՝  $D_y^1 - D_y^2 = 0.1344$ , որը կազմում է 18.16%։ Ներքին տարրերի մուտքերում ազդանշանների հարաբերակցությունից բացի, ստացված արժեքում հիմնական ներդրումը կատարում են ազդանշանների ոչ զրոյական հապաղումները, անհավասարակշռություն մտցնում են այդ տարրերի մուտքերում ազդանշանների՝ ժամանակի մեջ, ոչ զրոլական հապաղումները։ Փոխանջատման  $W_{\nu}^2 = 0.4712$  $D_y^2 = 0.74$ և խտության փոխանջատման ակտիվության տարբերությունը 0.2688 է կամ ամբողջ օգտագործված դինամիկ հզորության 36%–ը։ Հզորության այդ բաժինն առաջանում է ի հաշիվ մակաբույծ անցումների ժամանակ փոխանջատման ինտենսիվության։

## 2.6. ԿՄՕԿ ՍՕՀՍ-ի ցրման հզորության փոքրացման համար ընդհանրացված մեթոդի մշակումը և փորձարկումը տրված ֆունկցիայով տրամաբանական սխեմայի հիման վրա

Դիտարկենք ԵՎ-ՈՉ և ԿԱՄ-ՈՉ բազիսային տարրերի փոխանջատման ակտիվությունը և փոխանջատման հավանականությունը։

*W*(*P*) տարրի փոխանջատման ակտիվությունը ֆիզիկական մեծություն է, որը բնութագրում է ելքում տրամաբանական ազդանշանի փոխանջատման հաձախությունը։ Հանգույցի *P*(*x*) փոխանջատման հավանականությունը աշխատանքային տակտերի միջին թվի, որոնցում հանգույցը գտնվում է տրամաբանական 1 վիձակում, և աշխատանքի բոլոր տակտերի թվի հարաբերությունն է։

Ելնելով իսկության աղյուսակից՝ յուրաքանչյուր տրամաբանական տարրի համար որոշված է ազդանշանային հավանականության հաշվման բանաձն։ Դիտարկենք երկմուտք ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տարրերի ելքային ազդնշանի հավանականությունը և փոխանջատման ակտիվությունը, որոնք բերված են նկ.2.10 և 2.11-ում։



Նկ.2. 10. Ելքային ազդանշանի հավանականություն



Նկ.2. 11. Ելքային ազդանշանի փոխանջատման ակտիվություն

Նկ.2.10-ից երևում Ł, հավասար մուտքային ազդանշանների np հավանականության դեպքում ելքային ազդանշանի հավանականությունը ԵՎ-ՈՉ տրամաբանական տարրի դեպքում ավելի մեծ է, քան ԿԱՄ-ՈՉ տարրինը։ Ցրման տեսանկյունից կարևորագույն իզորության պարամետրը փոխանջատման ակտիվությունն է։ Ինչպես երևում է նկ.2.11-ից, փոքր մուտքային ազդանշաների նպատակահարմար օգտագործել ԿԱՄ-በՉ հավանականության դեպքում է տրամաբանական տարրը, իսկ մեծ հավանակնությամբ մուտքային ազդանշանների

դեպքում՝ ԵՎ-ՈՉ տարրը։ Այլ կերպ ասած՝ այն հանգույցները, որտեղ ազդանշանները շատ արագ են փոխանջատվում, պետք է կիրառել ԵՎ-ՈՉ տրամաբանական տարրը, իսկ քիչ փոխանջատվող հանգույցում՝ ԿԱՄ-ՈՉ տրամաբանական տարրը։ Աշխատանքում դիտարկվել են տարրի փոխանջատման ակտիվության հաշվման երկու տարբերակ։

Առաջին տարբերակ՝

$$w(p) = 2p(1-p),$$
 (2.53)

որտեղ w –ն հանգույցի ելքային փոխանջատման ակտիվությունն է, p –ն՝ ազդանշանային փոխանջատման հավանականությունը։

Երկրորդ տարբերակ՝

$$w(p) = p_1 w_2 * p_2 w_1 , \qquad (2.54)$$

որտեղ *w* –ն հանգույցի ելիային փոխանջատման ակտիվությունն է, *p*<sub>1</sub>և *p*<sub>2</sub> – ը՝ տարրի մուտքում փոխանջատման հավանականությունը է, *w*<sub>1</sub> և *w*<sub>2</sub> –ը տարրի մուտքերում փոխանջատման ակտիվություններն են։

Ընդհանուր փոխանջատման ակտիվությունը որոշվում է՝ որպես սխեմայի հանգույցների բոլոր բաղադրիչների փոխանջատման ակտիվությունների գումար

$$W = \sum_{i} w_i \quad , \tag{2.55}$$

որքան մեծ է w –ն, այնքան բարձր է սխեմայի էներգաօգտագործումը։

Գոյություն ունեցող բազմամուտք տրամաբանական տարրի կառուցման ալգորիթմով սինթեզի արդյունքում հնարավոր է ստանալ ամենափոքր փոխանջատման ակտիվությունը, և դինամիկ հզորությունը հաշվի չի առնում, թե որ սինթեզված սխեմայում մուտքերից ելք ազդանշանները կարող են տարածվել տարբեր Ճանապարհներով (փոխանջատման ակտիվությամբ)։ Այսպիսի դեպքերում կարող են կեղծ ազդանշաններ առաջանալ ելքում (նկ2.12)։ Այս խնդրի լուծման համար կարելի է օգտագործել տրամաբանական տարրեր՝ թույլտվության ազդանշանով, որը սակայն կարող է հանգեցնել լրացուցիչ enable ազդանշանային գծի և սահմանափակել մեթոդի կիրառությունը մեծ ինտեգրացիայի աստիՃանով ԳՄԻՍ-երում։



Նկ.2. 12. Կեղծ ազդանշանի առաջացման սխեմա

Նկ․ 2.13-ում բերված են նկ․ 2.12-ում բերված սխեմայի մոդելավորման արդյունքները, որոնցում հաստատվում է կեղծ ազդանշանների առաջացումը (առնված են օղակի մեջ)։



Նկ.2. 13. Կեղծ ազդանշանի սխեմայի մոդելավորման արդյունքները

Մեր կողմից մշակվել է ԿՄՕԿ ՍՕՀՍ-ի ցրման հզորության նվազարկման ընդհանրացված մեթոդ, որը հնարավորություն է տալիս փոքրացնել մուտքից ելք ազդանշանի տարածման ձանապարհների տարբերությունը [107]։ Այդ խնդրի լուծման համար առաջարկվում է ավելացնել լրացուցիչ շրջիչային զույգ (ռեպլիկ), որպեսզի չխախտվի տրամաբանությունը, և մտցվում է ազդանշանի տարածման ձանապարհի շեմային արժեքի հասկացություն։ Շեմային արժեքը ԳՄԻՍ-ի լավարկման չափորոշիչ է։ Ազդանշանի տարածման ձանապարհի այս W(I)–W(2) < t պայմանի կատարման դեպքում բացառվում է շրջիչային զույգի կիրառման անհրաժեշտությունը։ Մշակված մեթոդի Էությունը սինթեզի ալգորիթմի տեսքով կարելի է ներկայացնել հետևյալ ձևով.

1) տրվում է ֆունցիան, որի համար պետք է հաշվենք փոխանջատման ակտիվությունը կոնյունկտիվ նորմալ (ԿՆՏ) կամ դեզյունկտիվ նորմալ տեսքերով (ԴՆՏ), 2) Կազմվում է մուտքային ազդանշանների հավանականությունների վեկտորը
 P=|P1,P2,P3, P4,....Pn|:

3) Այս  $P = |p_1, p_2, p_3, p_4, ..., p_n|$  հավանականության վեկտորից ընտրվում է այն զույգը, որի փոխանջատման ակտիվությունը ամենափոքրն է lim(զույգ P1...Pn)=min վերը դիտարկված բանաձևերի հիման վրա և հավանականության վեկտորի մեջ տվյալ զույգ հավանականությունը փոխարինվում է նոր տրամաբանական տարրի ազդանշանի հավանականությամբ P=|P1,**P23**,P4,...Pn|:

4) 3-րդ կետի գործողությունը կատարվում է այնքան ժամանակ, մինչև հավանակնությունների վեկտորի պարունակությունը հավասար լինի 1։

5) Ընտրվում է մուտքից ելք երկու տարբեր ձանապարհ, որոնց փոխանջատման ակտիվություններն են W(1) = m, W(2) = n, ընդ որում, m > n:

6) Հաշվվում է փոխանջատման ակտիվությունների W(1)–W(2)=m–ո տարբերությունը։

7) Տրվում է t = x շեմային արժեքը, ըստ ընտրված տեխնոլոգիայի, որը կարող է փոփոխվել 0.3-2 միջակայքում։

8) Ավելացվում է շրջիչային ռեպլիկ, եթե $\,W(1)-W(2)>t\,$ կա<br/>մ $\,m-n>x$ ։

9) Հաշվվում է շրջիչային ռեպլիկի փոխանջատման ակտիվությունը՝ r=W( ռեպ) ։

10) Հաշվվում է շրջիչային ռեպլիկի զույգերի d քանակը՝

$$d = \frac{W(1) - W(2)}{W(n k u)}:$$

Բաժանման ժամանակ վերցվում է ստացված արդյունքի ամբողջ մասը։

11) Կարձ ձանապարհի վրա ավելացվում է d քանակով ռեպլիկ և ստուգվում հետևյալ պայմանը՝ |(n+d\*r-m|<=x, բավարարեց ալգորիթմի ավարտ։ Հակառակ դեպքում կարձ ձանապարհի վրա նաև ավելացվում է d-1 և d+1 քանակի ռեպլիկ ։ Դիտարկված երեք տարբերակից ընտրվում է փոքրագույն տարբերությամբը։

Առաջարկված մեթոդի փորձարկումները բերված են տրված ֆունկցիայով տրամաբանական սխեմայի համար։ Դիտարկենք Ճանապարհների տարբերությունը վերացնլու մեթոդի կիրառությունը Y = p<sub>1</sub> \* p<sub>2</sub> \* p<sub>3</sub> \* p<sub>4</sub> \* p<sub>5</sub> ԿՆՁ ֆունկցիայի համար, որտեղ մուտքերի ազդանշանների հավանականությունները հավասար են իրար p<sub>1</sub> = p<sub>2</sub> = p<sub>3</sub> = p<sub>4</sub> = p<sub>5</sub> = 0.5։ Կիրառելով վերը դիտարկված ալգորիթմի առաջին 4 քայլը՝ կստանանք ամենափոքր փոխանջատման ակտիվությամբ (ամենափոքր ցրման հզորությամբ) սխեման (նկ.2.14)։



Նկ.2. 14. Ամենափոքր փոխանջատման ակտիվությամբ սխեման

Օրինակի համեմատման համար դիտարկենք նույն ֆունկցիան իրագործող մեկ այլ սխեմա (նկ.2.15)։



Նկ.2. 15. Սխեմայի երկրորդ տարբերակը

Հաշվելով փոխանջատման ակտիվությունները դիտարկված սխեմաների համար՝ ստանում ենք, որ նկ2.14-ի սխեմայի համար փոխանջատման ակտիվությունը (W(Total)=0.7713) է, իսկ նկ.2.15-ի համար՝ (W(Total)=1.0292), որով ապացուցվում է, որ նկ.2.14-ում բերված սխեման ամենափոքր փոխանջատման ակտիվությամբ (ամենափոքր ցրման հզորությամբ) սխեման է։ Նկ.2.16-ում և 2.17-ում բերված են մոդելավորման արդյունքները դիտարկված սխեմաների համար, որտեղ ակնհայտ է կեղծ ազդանշանների առկայությունը (առնված են օղակների մեջ)։ Դիտարկված սխեման կառուցենք ԵՎ-ՈՉ և ԿԱՄ-ՈՉ բազիսի հիման վրա (նկ.2.18)։ Այս սխեմայի համար (աղ.2.2) հաշվելով փոխանջատման ակտիվությունները մուտքերից դեպի ելք երեք ձանապարհի՝ 1) a, b, d, e; 2) d, e; 3) c, e. դեպքում կստանանք՝

- 1. W(Total) = W(a) + W(b) + W(d) + W(e) = 1.7167,
- 2. W(Total) = W(d) + W(e) = 0.9667
- 3. W(Total) = W(c) + W(e) = 0.8730:

### Աղյուսակ 2. 2

Մուտքային ազդանշանների հավանականությունները և փոխանջատման ակտիվությունները

Նկ.2.14-ի սխեմա				
$p_a = p_1 * p_2; W(a) = 2 * p_a (1 - p_a)$	$p_a = 0.25; W(a) = 0.375$			
$p_b = p_a * p_3; W(b) = 2 * p_b (1-p_b)$	$p_b = 0.125; W(b) = 0.2187$			
$p_{c} = p_{b} * p_{4}; W(c) = 2 * p_{c}(1-p_{c})$	$p_c = 0.0625; W(c) = 0.1171$			
$p_{d} = p_{c} * p_{5}; W(d) = 2 * p_{d} (1 - p_{d})$	$p_d = 0.03125; W(d) = 0.0605$			
W(Total)=W(a)+W(b)+W(c)+W(d)	W(Total)=0.7713			
Նկ.2.15-ի սխեմա				
$p_a = p_1 * p_2; W(a) = 2 * p_a (1-p_a)$	$p_a = 0.25; W(a) = 0.375$			
$p_b = p_a * p_3; W(b) = 2 * p_b (1 - p_b)$	$p_b = 0.125; W(b) = 0.2187$			
$p_{c} = p_{4} * p_{5}; W(c) = 2 * p_{c}(1-p_{c})$	$p_c = 0.25; W(c) = 0.375$			
$p_{d} = p_{b} * p_{c}; W(d) = 2 * p_{d}(1-p_{d})$	$p_d = 0.03125; W(d) = 0.0605$			
W(Total) = W(a) + W(b) + W(c) + W(d)	W(Total) = 1.0292			



Նկ.2. 16. Մոդելավորման արդյունքները







Նկ.2. 18. Սխեման ԵՎ-ՈՉ, ԿԱՄ-ՈՉ տարրերի հիման վրա

Նկ.2.18-ում բերված սխեմայի մոդելավորման արդյունքները (նկ.2.19) ցույց են տալիս, որ առկա են կեղծ ազդանշաններ։



Նկ.2. 19. Մոդելավորման արդյունքները

Կիրառելով մեր կողմից առաջարկվող մեթոդը և ընդունելով շեմային արժեքը հավասար 0.3-ի՝ կստանանք նկ.2.20-ում բերված սխեման։



Նկ.2. 20. Մեթոդի կիրառումից հետո ստացված սխեման

Նկ.2.20 սխեմայի համար փոխանջատման ակտիվությունը կլինի՝

- 1) W(Total) = W(a) + W(b) + W(d) + W(e) = 1.7167:
- 2) W(Total) = W(d) + W(e) = 1.9667:
- 3) W(Total) = W(c) + W(e) = 1.6285:

Ստացված արդյունքները բավարարում են ((կարձ ձնապարհ + ռեպլիկների քանակ x ռեպլիկի փոխանջատման ակտիվություն) - երկար ձանապարհ <= սխեմայի շեմային արժեքին|։ Նկ.2.21-ում բերված մոդելավորման արդյունքները ցույց են տալիս, որ տվյալ սխեմայում բացակայում են կեղծ ազդանշանները, որով հաստատվում է մշակված մեթոդի հավաստիությունը։

Դիտարկենք Ճանապարհների տարբերությունը վերացնլու՝ մեր կողմից առաջարկվող մեթոդի կիրառությունը UOՀU վերծանիչի վրա, քանի որ, ինչպես նշվել է վերը, UOՀU հզորության 60...70% բաժին է ընկում վերծանիչներին։



Նկ.2. 21. Մոդելավորման արդյունքները

Մեթոդի առավելությունները և թերությունները բացահայտելու համար դիտարկվել է երեք տիպի վերծանիչ՝ առաջին և երկրորոդ տիպի վերծանիչները գոյություն ունեցող վերծանիչներն են, իսկ երրորդ տիպի վերծանիչը մեր մեթոդի միջոցով ստացված վերծանիչն է։ Վերծանիչների համար կատարվել է նաև տոպոլոգիական նախագծում, որպեսզի արդյունքները լինեն իրականին հնարավորինս մոտ։

#### 2.7. Ընդհանրացած մեթոդով նախագծման ծրագրային միջոցի մշակում

Առաջարկված հզորության փոքրազման 🛛 մեթոդի հիման վրա մշակված ծրագրային միջոցը կոչվում է Probabilistic Power Compiler (PPC) (նկ.2.22) [111]։ Ծրագրային միջոցի մուտքին տրվում է ԿՆՉ կամ ԴՆՉ բույյան ֆունկցիան, nphg htmn Logic cells պատուհանի հատվածից րնտրվում են համապատասխան տրամաբանական փականները, Numbers of inputs ընկնող պատուհանից՝ մուտքերի թիվը, որոնց միջոցով ցանկանում ենք կառուցել սխեման, որի հիման վրա՝ ծրագրային միջոցը Generation Circuit կոմակի օգնությամբ կառուցում է սխեման։ Switching activity կոմակի օգնությամբ հաշվարկվում են փոխանջատման ակտիվությունները բոլոր հնարավոր մուտքերից դեպի ելք. արդյունքներն օգտագործողը տեսնում է ծրագրային միջոցի պատուհանի վրա։

Հաջորդ քայլում սահմանվում է շեմը սխեմայի համար Difine threshold value of circuit պատուհանում։ Տեխնոլոգիայից տեխնալոգիա անցման դեպքում պարամետրի այդ արժեքը կարող է փոխվել 0.3...2 միջակայքում։ Հաջորդ քայլով Run կոձակի օգնությամբ կատարվում է լավարկում և կառուցվում է սխեմայի նոր տարբերակը։ Ելքային պարամետրերի դաշտում գտնվող Switching activity կոձակի միջոցով հաշվվում են ստացված սխեմայի փոխանջատման ակտիվությունները բոլոր հնարավոր մուտքերից դեպի ելք, որոնց արդյունքները կարելի է համադրել սկզբնական սխեմայի հետ։



Նկ.2. 22. Մշակած ծրագրային միջոցի աշխատանքային պատուհանը

# 2.8. Մշակած ընդհանրացված մեթոդի փորձարկումը ՍՕՀՍ-ի վերծանիչի հանգույցի հիման վրա

Ատենախոսությունում կատարվել են մշակված մեթոդի [107] փորձարկումներ՝ եռամուտք և քառամուտք վերծանիչների նախագծման համար [112, 113], ընդ որում եռամուտք վերծանիչի համար փորձարկումը բերված է հավելված 4-ում։

Դիտարկվել է քառամուտք գծային վերծանիչ (a0,a1,a2,a3) և 2<sup>4</sup>=16 ելքանի (q0 - q15), որն իրականացված է տրամաբանական ԵՎ և ՈՉ տարրերով (նկ.2.23)։ Ընտրված է երկմուտք ԵՎ տարր, քանի որ մուտքերի թվի աձը հանգեցնում է ԵՎ տարրի հապաղման ժամանակի էական մեծացման։ Հայտնի է, որ ԿՄՕԿ տեխնոլոգիայում ԵՎ տարրն իրականացվում է ԵՎ-ՈՉ և ՈՉ տարրերի միաձուլումով։ Այսպիսի կառուցվածքը բերում է տրանզիստորների քանակի աՃի, հետևաբար` հապաղման ժամանակի և հզորության մեծացման։



Նկ.2. 23. Քառամուտք և 16 ելքանի գծային վերծանիչի սխեման

Այս թերություններից բացի, այսպիսի կառուցվածքով վերծանիչն ունի ևս մեկ էական թեություն՝ կեղծ ազդանշանների առաջացման վտանգը, քանի որ a0,a1,a2,a3 մուտքերը (նկ.2.23) տարածվում են տարբեր ձանապարհներով, որը նույնպես բերում է լրացուցիչ սպառման հզորության մեծացման: Աշխատանքում կատարվել է նկ.2.23-ում բերված վերծանիչի տոպոլոգիական նախագծում Custom Designer LE [114] ծրագրային գործիքի օգնությամբ (նկ.2.24), որի արդյունքում ստացված նեթլիսթի (նկարագրության) հիման վրա կատարվել է մոդելավորում Hspice ծրագրային գործիքի օգնությամբ (նկ.2.25):



Նկ.2. 24. Քառամուտք և 16 ելքանի գծային վերծանիչի տոպոլոգիան

ծածր սպառման հզորությամբ վերծանիչ մշակելու համար աղ.2.1-ում բերված են տրամաբանական ԵՎ, ԿԱՄ, ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տարրերի իսկության աղյուսակները։ Աղ.1-ից երևում է, որ ԵՎ-ՈՉ տրամաբանական տարրի միայն 11 մուտքային կոմբինացիայի դեպքում է ելքում ստացվում տրամաբանական 0, մյուս դեպքերում ելքում ստացվում է 1։ Իսկ ԿԱՄ-ՈՉ տարրի դեպքում միայն 00 կոմբինացիայի դեպքում է ելքում ստացվում 1, իսկ մյուս դեպքերում ելքում ստացվում է 0։ Այստեղից ակնհայտ է դառնում, որ ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տրմաբանական տարրերի ձիշտ համադրությամբ հնարավոր կլինի խուսափել լրացուցիչ շրջիչների կիրառությունից, որը կբերի հապաղման ժամանակի և հզորության մեծացման։ Ճիշտ համադրության համար անհրաժեշտ է օգտագործել երկու պարզ սկզբունք.

1. Եթե անհրաժեշտ է ելքում ունենալ տրամաբանական բարձր (1) մակարդակ, ապա այդ կասկադում պետք է կիրառել ԿԱՄ-ՈՉ տարր՝ հաշվի առնելով իսկության աղյուսակը։

2. Եթե անհրաժեշտ է ելքում ունենալ տրամաբանական ցածր (0) մակարդակ ապա այդ կասկադում պետք է կիրառել ԵՎ-ՈՉ տարր՝ հաշվի առնելով իսկության աղյուսակը։

Այս երկու սկզբունքներից ակնհայտ է դառնում, որ եթե գիտենք կասկադներից գոնե մեկի անհրաժեշտ ելքային ազդանշանը (տրամաբանական տարրը` ԿԱՄ-ՈՉ կամ ԵՎ-ՈՉ), ապա այդ կասկադի հաջորդ և նախորդ կասկադի տարրերը նույնպես հայտնի կլինեն։ Օրինակ, եթե հայտնի է, որ դեկոդերի ո-րդ կասկադի ելքը պետք է լինի տրմաբանական բարձր մակարդակում, դա ենթադրում է, որ տվյալ կասկադում պետք է օգտագործել ԿԱՄ-ՈՉ տարը՝ ըստ 1-ին սկզբունքի։ Հետևաբար, նախորդ ո-1 և հաջորդ n+1 կասկադներում կօգտագործվի տրմաբանական տարր։ Այս տրամաբանությամբ կարելի է կառուցել վերծանիչի բոլոր կասկադները։ Օգտագործելով վերը կատարված դիտարկումները և առաջարկված երկու սկզբունքը՝ կառուցենք վերծանիչ 4x16 ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տրամաբանական տարրերի հիման վրա (նկ.2.26)։ Այս կառուցվածքով վերծանիչի հիմանական թերությունն այն է, որ ամբողջությամբ յավարկված չէ ըստ տրանզիստորների քանակի, հապաղման ժամանակի և սպառման հզորության, ինչպես նաև առկա է կեղծ ազդանշանների վտանգ։ Նշված կառուցվածքի



Նկ.2. 25. Քառսմուտք 16 ելքանի գծային վերծանիչի մոդելավորումը *Hspice ծրագրային գործիքով* 

համար կատարվել է տոպոլոգիական նախագծում Custom Designer LE [95] ծրագրային գործիքի օգնությամբ (նկ.2.27), որի արդյունքում ստացված նեթլիսթի (նկարագրության) հիման վրա կատարվել է մոդելավորում Hspice ծրագրային գործիքի միջոցով (նկ.2.28)։



Նկ.2. 26. 4x16 վերծանիչ ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տրամաբանական տարրերի հիման վրա



Նկ.2. 27. ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տարրերով 4x16 վերծանիչի տոպոլոգիան



Նկ.2. 28. ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տարրերով 4x16 վերծանիչի մոդելավորումը Hspice ծրագրային գործիքով

Այս կառուցվածքի թերությունները վերացնելու համար առաջարկվել է օգտագործել նախադեկոդեր և շրջիչային ռեպլիկաների ավելացման՝ մեր կողմից առաջարկվող նոր մեթոդը, որը ալգորիթմի տեսքով արդեն բերված է վերևում։

Մշակված նոր կառուցվածքով 4x16 վերծանիչը բերված է նկ.2.29-ում, իսկ տոպոլոգիան և մոդելավորման արդյունքները՝ նկ.2.30 և 2.31-ում։



Նկ.2. 29. Նոր մեթոդով մշակած 4x16 վերծանիչի սխեման



Նկ.2. 30. Նոր մեթոդով մշակած 4x16 վերծանիչի տոպոլոգիան

Նկ.2.32-ում բերված է դիտարկված երեք դեկոդերների ամենակրտսեր q0 և q15 ավագ բիթերի ազդանշանների տեսքերը։ Կեղծ ազդանշանները առնված են օղակների մեջ։



Նկ.2. 31. Նոր մեթոդով մշակած 4x16 վերծանիչի մոդելավորումը Hspice ծրագրային գործիքով

Ինչպես երևում է նկ.2.32-ում, ամենամեծ կեղծ ազդանշանը ստացվում է տիպային (նկ.2.23), հետո ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տարրերով (նկ.2.26), այնուհետև նախադեկոդերով և շրջիչային ռեպլիկով (նկ.2.29) վերծանիչների համար։ Աղ.2.3-ում բերված են երեք վերծանիչի համար հապաղումները q0 և q15 ելքային ազդանշանների դեպքում և հզորության ծախսը համապատասխան պրոցես-լարում-ջերմաստիՃանների դեպքում։

Առաջարկված մեթոդը հնարավորություն է տալիս կառուցել վերծանիչ կեղծ ազդանշանների բացակայությամբ (ցրման հզորության փոքրացում) ։

Աշխատանքում կատարվել է նաև ժամանակային պարամետրերի ցրվածության համեմատական վերլուծություն տիպային մեթոդներով մշակված վերծանիչների համապատասխան պարամետրերի հետ՝ հաշվի առնելով կարգայնության մեծացումը։

Կատարվել է մոդելավորում Hspice ծրագրային գործիքով։ Մոդելավորման արդյունքներով կառուցվել են երեք վերծանիչների ժամանակային պարամետրերի շեղումները՝ ցրվածությունը (նկ.2.33-2.38 և աղյուսակ 2.4-ում)։



Նկ.2. 32. Երեք զ0 վերծանիչի կրտսեր և զ15 ավագ բիթերի ազդանշանների տեսքերը



Նկ.2. 33. Վերծանիչ 4x16 (նկ2.23) տիպային պրոցես, 0.8 Վ, 25 ºC



Նկ.2. 34. Վերծանիչ 4x16 (նկ2.23) տիպային պրոցես, 0.8 Վ, 25 ºC



Նկ.2. 35. Վերծանիչ 4x16 (նկ2.26) տիպային պրոցես, 0.8 Վ, 25 ºC

Uխեմա	Ղրոցես-լարում- ջերմաստիձան	Հապաղումը ցածրից-բարձր (q0)	Հապաղումը բարձրից-ցածր (գ0)	Հապաղումը ցածրից-բարձր (q15)	Հապաղումը բարձրից-ցածր (q15)	Սպառւնան հզորությունը	Մակերես
Նկ.2.23	տիպային,	69.54 պվ	70.21 պվ	59.81 પાપ	28.93 պվ	39.90úկՎտ	
	0.8Վ, 29 C դանդաղ, 0.8Վ,-40 ºC	96.99 պվ	98.63 պվ	82.58 պվ	38.36 պվ	33.92 մկՎտ	125.9մկմ²
	դանդաղ, 0.72Վ, 125 ℃	91.01 պվ	93.54 պվ	78.75 պվ	35.47 պվ	31.73 մկՎտ	
	արագ, 0.88Վ, -40ºC	54.42 պվ	54.54 պվ	46.43 պվ	24.20 պվ	50.82 մկՎտ	
Նկ.2.26	տիպային, 0.8Վ, 25 ℃	49.50 պվ	46.88 պվ	53.24 պվ	30.81 պվ	27.48 մկՎտ	
	դանդաղ, 0.8 Վ, -40 ºC	69.13 պվ	63.18 պվ	75.30 պվ	41.54 պվ	23.28 մկՎտ	124.1մկմ²
	դանդաղ, 0.72 Վ,125 ºC	63.59 պվ	61.64 պվ	70.09 պվ	38.53 պվ	21.87 մկՎտ	
	արագ, 0.88 Վ, -40 ºC	39.66 պվ	37.16 պվ	41.35 պվ	25.26 պվ	35.20 մկՎտ	
Նկ.2.29	տիպային, 0.8 Վ, 25 ℃	54.11 պվ	52.47 պվ	59.78 պվ	47.32 պվ	31.8 մկՎտ	
	դանդաղ, 0.8 Վ, -40 ºC	76.17 պվ	69.99 պվ	83.20 պվ	65.42 պվ	26.64 մկՎտ	134.1մկմ²
	դանդաղ, 0.72Վ, 125 ⁰C	69.61 պվ	68.92 պվ	78.49 պվ	61.13պվ	25.38 մկՎտ	

46.57 պվ

37.67 պվ

40.51 մկՎտ

43.11 պվ

արագ,

0.88 પ, -40 <sup>0</sup>C

41.68 պվ

## Երեք վերծանիչի գ0 և գ15 ելքային հապաղումները և հզորության ծախսը



Նկ.2. 36. Վերծանիչ 4x16 (նկ2.26) տիպային պրոցես, 0.8 Վ, 25 0C



Նկ.2. 37. Վերծանիչ 4x16 (նկ2.29) տիպային պրոցես, 0.8 Վ, 25 ºC



Նկ.2. 38. Վերծանիչ 4x16 (նկ2.29) տիպային պրոցես, 0.8 Վ, 25 ºC

Դիտարկված երեք տիպի 16 կարգանի վերծանիչների մոդելավորման արդյունքները ցույց են տալիս, որ դրանց ելքային ազդանշանների աՃի և նվազման Ճակատների ու հապաղման ժամանակների ցրվածությունը առաջին սխեմայի համար բավական մեծ է, երկրորդ սխեմայի համար` փոքր։ Ամենափոքր ցրվածությունն ունի առաջարկված նոր մեթոդով մշակված վերծանիչը, ցրվածությունն էլ ավելի է փոքրանում կարգայնության մեծացմանը զուգընթաց։ Դա հաստատում է մշակած մեթոդի վավերականությունը։

Աղյուսակ 2. 4

Սխեմա	Պրոցես - լարում -	Սպառման	Մակերես	
	ջերմաստիձան	հոսանքը (մկԱ)	(մկմ²)	
Նկ.2.23	տիպային, 0.8 Վ,	տիպային, 0.8 Վ, 113		
	25ºC			
Նկ.2.26	տիպային, 0.8 Վ,	101	30	
	25⁰C			
Նկ.2.29	տիպային, 0.8 Վ,	112	31.3	
	25ºC			

Վերծանիչների սպառման հոսանքները և մակերեսները

#### Եզրակացություն

 Ուսումնասիրվել են ցրման հզորության աղբյուրները։ Ավելի մանրամասն դիտարկվել են կարձ միացումով, փոխանջատման ժամանակ և անդրշեմային կորստի հոսանքով պայմանավորված ցրման հզորությունները, որոնց համար բերվել են հաշվարկման համապատասխան արտահայտությունները։

2. Կատարվել ՍՕՀՍ-ի ցրման հզորության գնահատման եղանակների դասակարգում, որոնցից հիմնականները մոդելավորման, ստատիկ, հավանականային և վերլուծական եղանակներն են։ Կատարվել է այդ եղանակների համեմատական վերլուծություն։  Կատարվել է փոխանջատման ակտիվության գնահատում ազդանշանի զրոյական և ոչ զրոյական հապաղումների դեպքում։ Հետազոտվել է սխեմայով տեղեկատվության հավանականային տարածումը։

4. Առաջարկվել է ազդանշանի տարածման Ճանապարհի շեմային արժեքի հասկացություն, որը ծառայում է որպես չափորոշիչ ԳՄԻՍ-ի լավարկման համար։ Մշակվել է ընդհանրացված ԿՄՕԿ ՍՕՀՍ-երի ցրման հզորության փոքրացման հավանականային մեթոդ, որով հնարավոր է սինթեզի արդյունքում ստանալ ամենափոքր փոխանջատման ակտիվությունը և ցրման հզորությունը։ Մշակված մեթոդի էությունը ներկայացվել է սինթեզի ալգորիթմի տեսքով։

5. Կատարվել են մշակած մեթոդի փորձարկումներ՝ տրված ֆունկցիայով տրմաբանական սխեմաների և վերծանիչների նախագծման համար, ինչպես նաև՝ մոդելավորումներ, որոնց արդյունքները բավարարում են |(կարձ ձնապար + ռեպլիկների քանակ x ռեպլիկի փոխանջատման ակտիվություն) - երկար ձանապարհ <= սխեմայի շեմային արժեքի| պայմանին՝ հաստատելով առաջարկված մեթոդի հավաստիությունը։

6. Յույց է տրվել, որ առաջարկված մեթոդը հնարավորություն է տալիս կառուցել վերծանիչներ, որոնք ունեն ազդանշանի հապաղման և Ճակատների ժամանակների փոքր ցրվածություն, որը կարգայնության մեծացմանը զուգընթաց էլ ավելի է փոքրանում։

7. Առաջարկված հզորության փոքրացման ընդհանրացած մեթոդի հիման վրա մշակվել է ԳՄԻՍ-երի նախագծման Probabilistic Power Compiler ծրագրային միջոց։

## ԳԼՈՒԽ 3. ԿՄՕԿ ՍՕՀՍ-Ի ՑԱԾՐ ՑՐՄԱՆ ՀՉՈՐՈՒԹՅԱՄԲ ՀԱՆԳՈՒՅՑՆԵՐԻ ՄՇԱԿՈՒՄԸ, ՀԱՄԵՄԱՏԱԿԱՆ ՎԵՐԼՈՒԾՈՒԹՅՈՒՆԸ ԵՎ ՄՈԴԵԼԱՎՈՐՈՒՄԸ

# 3.1․ Ցածր ցրման հզորությամբ և բարձր արագագործությամբ ասիմետրիկ հիշող բջիջների հետազոտումը և մոդելավորումը

Հիշող սարքերի նախագծման ժամանակ տեխնոլոգիական զարգացմանը զուգընթաց կորստի հզորությունների դերը նախագծման փուլում հետզհետե մեծանում է և արագ աշխատող համակարգերում դառնում է առաջնային։ Տեխնոլոգիական զարգացումը ուղեկցվում է սնման լարումների փոքրացմամբ, որը հանգեցնում է շեմային լարումնների փոքրացման և կորստի հզորության մեծացման, ու կարևոր խնդիր է դառնում բարձր արագագործության ապահովումը։

*Յրման հզորություն։* Այս հզորությունը բաղկացած է դինամիկ և ստատիկ բաղադրիչներից.

$$\mathbf{P} = \mathbf{C} \cdot \mathbf{V}_{\mathrm{DD}}^2 \cdot \mathbf{f} + \mathbf{I}_{\mathrm{leak}} \cdot \mathbf{V}_{\mathrm{DD}}$$

որտեղ C - ն բիթային գծի և մակաբույծ ունակությունների գումարն է, Vъ∍ - ն՝ սնման լարումը․ Iւաk - ը՝ լրիվ կորստյան հոսանքը է, ք - ը՝ աշխատանքային հաՃախականությունը։

Դինամիկ հզորությունը պայմանավորված է տարրերի փոխանջատմամբ, իսկ ստատիկ հզորությունը` կորստի հոսանքներով (հիմնականում ենթաշեմային կորստի հոսանք, որն անցնում է նույնիսկ այն դեպքում, երբ տրանզիստորը փակ է փականին կիրառված է շեմային լարումից փոքր լարում)։ Ենթաշեմային կորստի հոսանքը BSIM3v3.2 մոդելի համար հաշվարկվում է հետևյալ արտահայտությամբ.

$$I_{Dsub} = I_{S0} \cdot [1 - \exp(-V_{ds} / V_{t}] \cdot [\exp(V_{gs} - V_{T} - V_{off}) / nV_{t}] , \qquad (3.1)$$

nրտեղ  $V_{off}$  - ը մոդելի էմպիրիկ պարամետր է,  $V_t = kT/q$ , որտեղ k - ն Բոլցմանի հաստատունն է, T - ն՝ բացարձակ ջերմաստիձանն է,  $V_{ds}$  - ը՝ արտաբեր-ակունք լարումը,  $V_{gs}$  - ը՝ փական-ակունք լարումն է,  $V_T$  - ն՝ տրանզիստորի շեմային լարումը, I<sub>s0</sub>= I'<sub>s0</sub>×W/L, որտեղ L և W - ն համապատասխանաբար տրանզիստորի հոսքուղու երկարությունն ու լայնությունն են։

Ըստ (3.1) արտահայտության, շեմային լարման փոքրացումը բերում է կորստի հոսանքի, հետևաբար՝ ստատիկ հզորության մեծացման։ Մեկ տրանզիստորի համար, երբ տրանզիստորը փակ է, Vds=Vdd (Vdd տրմաբանական 1-ի լարումն է), և Vgs=0 և Vds = Vdd >> Vt պայմանի դեպքում (3.1)-ը ընդունում է հետևյալ տեսքը՝

$$I_{Dsub} = \frac{W}{L} \cdot I_{S0} \cdot \exp(-V_{off} / nV_t) \cdot \exp(-V_T / nV_t) =$$
  
=  $\frac{W}{L} \cdot K_{tech} \cdot 10^{-V_T / S_t} = W \cdot I_{lkg},$  (3.2)

որտեղ  $K_{tech} = I_{S0} \cdot exp(-V_{off} / nV_t)$  և  $S_t = 2,303 \cdot n \cdot V_t$  -  $\iota$  ենթաշեմային թեքությունն է:

Կորստի հզորությունները դառնում են համեմատելի ցրման հզորությանը, հատկապես <0.13 մկմ տեխնոլոգիաների ժամանակ։ Կանխատեսվում է, որ ամեն 5-րդ սերդի ժամանակ այդ տարբերությունները հետզհետե ավելի կմոտենան, իրար և ≤0.05 մկմ տեխնոլագիական նորմերի դեպքում կորստի հզորությունը հավասար կլինի ընդհանուր չիպի հզորության 50...60 %-ին։ Հետևաբար, նախագծման ժամանակ կարևորագույն խնդիրը կորստի հզորության փոքրացումն է։ Կորստի հզորությունը գծայնորեն է կախված չիպի վրա եղած տարրերի քանակից, հետևաբար, հիշող սարքերը (հատկապես հիշող բջիջները - ՀԲ և ուժեղարարները) կորստի հզորության տեսակետից շատ խոցելի են։ Այդ տեսակետից կարևոր խնդիր է՝ փոքրացնել ասիմետրիկ ՀԲ-ի (ԱՀԲ) կորստի հզորությունը, հատկապես, երբ ԱՀԲ-ն պահպանում է տրամաբանական 0 (այս դեպքում ԱՀԲ-ի ընթերցման ժամանակը բավական մեծանում է)։ Ընթերցման ժամանակի փոքրացման համար մշակվել է հատուկ ուժեղարար։ ԱՀԲ-ի մշակման համար օգտագործվել են բարձր շեմային լարում ունեցող տրանզիստորներ։ Նախագծումը կատարվել է 28 նմ ԿՄՕԿ տեխնոլոգիայով և 0,9 Վ սնման լարումով։ Մոդելավորումները կատարվել են HSPICE ծրագրային փաթեթով։

**Սիմետրիկ հիշող բջիջ (ՍՀԲ)։** ՍՀԲ-երը մշակվում են նույն շեմային լարումներ և կորստի հզորություններ ունեցող տրանզիստորների հիման վրա (նկ.3.1)։ Կորստի հզորությունը պայմանվորված է փակ տրանզիստորներով անցնող հոսանքով։ Եթե ՍՀԲ-ը պահպանում է տրամաբանական 0, կորստի հզորությունը պայմանվորված կլինի P2 (P-ՄՕԿ), N1 և N4 (N-ՄՕԿ) տրանզիստորներով կորստի հզորությունների գումարով։



Նկ.3. 1. ՍՀԲ-ի Էլեկտրական սխեման

ՍՀԲ-ի կորստի հոսանքը ընթերցման ժամանակ որոշվում է հետևյալ կերպ.

$$I_{CellRd} = \begin{cases} (W_{N1} + W_{N4}) \cdot I_{1N} + W_{P2} \cdot I_{1P} & \text{for} & WL = 0 \\ W_{N1} \cdot I_{1N} + W_{P2} \cdot I_{1P} & \text{for} & WL = 1 \end{cases}$$
(3.3)

որտեղ  $I_{\mbox{\tiny IP}}$  և  $\,I_{\mbox{\tiny IN}}$  առաջին P-UO4 և N-UO4 տրանզիստորով անցնող հոսանքն է։

ՍՀԲ-ում կորստի հոսանքը գրանցման ժամանակ բոլոր հնարավոր դեպքերի համար որոշվում է հետևյալ կերպ.

$$I_{CellWrt} = (W_{N1} + W_{N4} + W_{N3}) \cdot I_{IN} + W_{P2} \cdot I_{IP} =$$
  
=  $(W_{N1} + 2W_{N4}) \cdot I_{IN} + W_{P2} \cdot I_{IP}$  for  $(WL = 0, Bit \neq BL)$   
=  $W_{N1} \cdot I_{IN} + W_{P2} \cdot I_{IP}$  for  $(WL = 1)$  or  $(WL = 0, Bit = BL)$  (3.4)

Այն տրանզիստորները, որոնք սխեմատեխնիկական մակարդակում կորստի հզորության փոքրացման դասական մեթոդի կիրառման ժամանակ շատ քիչ են օգատագործվում, անջատվում են սնուցումից։ Մակայն այս մեթոդը արդյունավետ չէ տևական աշխատանքային ժամանակահատվածում, որովհետև օգտագործման համար անհրաժեշտ է լինում միացնել սնուցումից անջատված տրանզիստորները։ Այդ խնդրի լուծման համար նպատակահարմար է կիրառել ԱՀԲ և հատուկ փոքր կորստի հզորությամբ ուժեղարարներ։ ԱՀԲ ապահովում են կորստի հզորության էական փոքրացում այն ժամանակ նույնիսկ, երբ չիպում կան շատ չօգտագործվող ՀԲ-եր։

Ասիմետրիկ հիշող բջիջ։ ԱՀԲ-ում օգտագործվում են տարբեր շեմային լարումներ և կորստի հզորություններ ունեցող տրանզիստորներ [100,115-119]։ Առաջին մոտեցմամբ

կորստի հզորության փոքրացման համար անհրաժեշտ է P2, N1 և N4 (նկ.3.1) տրանզիստորները փոխարինել բարձր շեմային լարում ունեցող տրանզիստորներով, սակայն դա կմեծացնի բիթի լիցքաթափման ժամանակը։ Խնդիրը այնպիսի տրանզիստորների փոխարինումն է բարձր շեմային լարումով տրանզիստորներով (նկ.3.2), որոնք շատ չնչին կազդեն կամ չեն ազդի ՀԲ-ի բնութագրերի վրա։ Նկ.3.3-ում բերված են կորստի հզորության մոդելավորման արդյունքները ԱՀԲ և ՍՀԲ սխեմաների համար։



Նկ.3. 2. ԱՀԲ-ի էլեկտրական սխեման



Նկ.3. 3. Կորստի հզորության կախվածությունը պրոցեսից, ջերմաստիձանից և լարումից 1. Դանդաղ պրոցես, ջերմաստիձանը՝ 25ºC, լարումը՝ 0,9Վ։ 2. Տիպային պրոցես, ջերմաստիձանը՝ -40ºC, լարումը՝ 0,9Վ։ 3. Արագ պրոցես, ջերմաստիձանը՝ -40ºC, լարումը 0,99Վ։ 4.Դանդաղ պրոցես, ջերմաստիձանը՝ 125ºC, լարումը՝ 0,81Վ։

Մոդելավորման արդյունքները 125ºC, 28 նմ և 0.81 Վ պայմանների դեպքում ցույց են տալիս, որ կորստի հզորությունները տրամաբանական 1-ի պահպանման ժամանակ նույնն են, քանի որ հզորությունը երկու դեպքում էլ ցրվում է նույն տրանզիստորների վրա, իսկ կորստի հզորությունը տրամաբանական 0-ի պահպանման ժամանակ 3.5...4 անգամ փոքր է ՍՀԲ-ի համեմատ (նկ.3.1)։ Երբ N1, N4, P2 տրանզիստորները փոխարիվում են V2բ տրանզիստորներով (նկ.3.2), լիցքաթափման ժամանակը BLB-ի և BL-ի համար մեծանում է համապատասխանաբար 8,2% -ով և 16,6% -ով։

**Լավարկված ԱՀԲ։** Նկ.3.4-ում բերված է ԱՀԲ-ի երկու տարբերակ, որոնք լավարկված են ըստ կորստի հզորության (նկ.3.4.ա) և ըստ արագագործության (նկ.3.4.բ)։



Նկ.3. 4. Ըստ կորստի հզորության (ա) և ըստ արագագործության (բ) լավարկված ԱՀԲ

Կորստի հզորության տեսանկյունից լավարկված տարբերակում N2, P1 տրանզիստորները նույնպես բարձր շեմային լարումով Vշբ տրանզիստորներ են հաստատուն 1 պահպանման համար։ Այսպիսով մոդելավորման արդյունքները ցույց են տալիս, որ Vշբ տրանզիստորների դեպքում հաստատուն 0 և 1 պահպանման վիճակում կորստի հզորությունը 10 և 5 անգամ փոքր է, քան Vշ տրանզիստորների դեպքում, իսկ լիցքաթափման ժամանակները մեծանում են համապատասխանաբար BLB և BL բիթի գծերի համար 12,2%, 31.2%-ով։ Այս տարբերությունը ցույց է տալիս, որ կախված պահպանվող տվյալից (տրամաբանական 0 կամ 1)՝ ընթերցման ժամանակները կարող են լինել տարբեր։ Առաջարկվող նոր ուժեղարարը միշտ ընտրելու է արագ բիթի գիծը (Ճանապարհը), որը կախված չի լինի պահպանվող տվյալից։

Արագագործության տեսանկյունից լավարկված տարբերակում (նկ.3.4.բ) առաջին արագագործությունը։ Համեմատելով պյան է մղվում шju սխեման  $V_2$ տրանզիստորներով սխեմայի htm ստացվում են հետևյալ արդյունքները. տրամաբանական 0-ի և 1-ի դեպքերում կորստի հզորությունները փոքրանում են 2 և 7 անգամ, իսկ լիզքաթփման ժամանակը BL բիթի գծի համար ստացվում է 21,2% -ով մեծ (այս խնդիրը լուծվում է մշակված ուժեղարարի միջոցով)։ Նկ.3.5-ում բերված են կորստի հզորությունների կախվածությունները պրոցեսից, ջերմաստիձանից և լարումից նկ.3.4ում բերված սխեմաների վատագույն դեպքի (1 պահպանում) համար։



Նկ.3. 5. Լավարկված ԱՀԲ-ի կորստի հզորության կախումը պրոցեսից, ջերմաստիձանից և լարումից։ 1.Դանդաղ պրոցես, ջերմաստիձանը՝ 25ºC, լարումը՝ 0,9Վ։ 2.Տիպային պրոցես, ջերմաստիձանը՝ -40ºC, լարումը՝ 0,9Վ 3.Արագ պրոցես, ջերմաստիձանը՝ -40ºC, լարումը՝ 0,9Վ 3.Արագ պրոցես, ջերմաստիձանը՝ -40ºC, լարումը՝ 0,9Վ։ 4.Դանդաղ պրոցես, ջերմաստիձանը՝ 125ºC, լարումը՝ 0,81Վ

Մնման լարման վերլուծություն։ Տրանզիստորների սնման լարումը և հոսքուղու երկարությունը տեխնոլոգիական զարգացմանը զուգընթաց փոքրանում են։ Մնման լարման փոքրացումը իր հերթին հանգեցնում է շեմային լարման փոքրացման։ Ցրման հզորությունը հետզհետե ավելի է կարևորվում սնման և շեմային լարումների փոքրացումից և սկսում է ավելի մեծ դեր խաղալ։ Նկ.3.6 և 3.7-ում բերված են ցրման հզորությունները, կախված սնման լարման փոփոխությունից, համապատասխանաբար՝ 0 և 1 վիՃակների համար։



Նկ.3. 6. Կորստի հզորությունները 0-ի պահպանման վիձակի համար կախված սնման լարման փոփոխությունից



Նկ.3. 7. Կորստի հզորությունները 1-ի պահպանման վիճակի համար կախված սնման լարման փոփոխությունից

Նկ.3.8-ում բերված է սնման լարման փոփոխությունից կախված լիցքաթափման ժամանակը (արագ Ճյուղ)։



Նկ.3. 8. Լիցքաթափման ժամանակի (արագ Ճյուղ) կախվածությունը սնման լարման փոփոխությունից

Աղմկակայունության վերլուծություն։ Այս վերլուծության նպատակն է պարզել, թե ՀԲ-ն որքանով է պատրաստ աղմուկների ազդեցությանը։ Այս դեպքում որպես աղմուկ հանդես է գալիս այն հաստատուն dc լարումը, որը կարող է ստիպել ՀԲ-ին փոխանջատվել։ Այդ պատձառով ՀԲ-ի (6T) մուտքերից (բիթի գծերից) մեկին տրվում է (dc) հաստատուն աՃող լարում, և ելքում ստացվում է առաջին շրջիչ բնութագիրը, նույնը կատարում ենք նաև մյուսի համար, բայց այս դեպքում մուտքին տալիս ենք նվազող լարում։ Այդ բնութագրերը վերադրում ենք իրար վրա և ուղղանկյուններով պատկերված մասերը ցույց են տալիս աղմկակայուն տիրույթները (նկ.3.9)։



Նկ.3. 9. ԱՀԲ-ի աղմկակայուն տիրույթները

Ուժեղարար: ԱՀԲ-ում (0 պահպանման դեպքում) ընթերցման (լիցքաթափման) ժամանակը բավականին մեծ է, որը պայմանավորված է ԱՀԲ-ի կառուցվածքով, քանի որ այս դեպքում լիցքաթափվում է այն ձյուղը, որտեղ գտնվում են բարձր շեմային լարումով տրանզիստորները։ Այդ պատձառով արագ ընթերցման համար, որը կախված չի լինի ԱՀԲ-ում պահպանվող արժեքից, առաջարկվում է կիրառել նկ.3.10-ում բերված՝ մշակված հատուկ ուժեղարարը։ Այս ուժեղարարում օգտագործվում են, այսպես կոչված, կեղծ բիթի գծեր (D, DB), որոնցից մեկը միշտ պետք է 1 լինի, որպեսզի ապահովվի նորմալ աշխատանքային ռեժիմը։ Յուրաքանչյուր ընթերցման ժամանակ կեղծ բիթերից մեկը պետք է հաստատվի ԱՀԲ-ի տողի գծով (wordline)։ ԱՀԲ-ից ինֆորմացիայի ընթերցումը կատարվում է հետևյալ ձևով չորս մուտքերը ուժեղարարի (D, DB, BL, BLB) լիցքավորում են մինչև Vpp (տրամաբանական 1)։ Երբ ԱՀԲ-ում պահպանվում է տրմաբանական 1, ապա ընթերցման ժամանակ լիցքաթափվում է BLB բիթի գիծը, որը ԱՀԲ-ի արագ ձյուղն է։ Քանի որ ուժեղարարում դիֆերենցիալ զույգը բաղկացած է N1, N2 N-ՄՕԿ տրանզիստորներից, ապա BLB բիթի գծի լիցքաթափումը կբերի ձախ ձյուղով անցնող հոսանքի մեծացման, որն էլ իր հերթին կհանգեցնի NodeB ձյուղում լարման արժեքի մեծացման, իսկ NodeA ձյուղում՝ փոքրացման։



Նկ.3. 10. Ուժեղարարի Էլեկտրական սխեման

Երբ ԱՀԲ-ում պահպանվում է տրամաբանական 0, ընթերցման ժամանակը պայմանավորված է լինում BL բիթի գծի լիցքաթափումով, որը ԱՀԲ-ի դանդաղ Ճյուղն է։ Այս դեպքում ուժեղարարի մուտքերին գալիս են BLB=1 և BL=0 տրամաբանական ազդանշանները ԱՀԲ-ից։ Քանի որ BL - ն BLB - ից ավելի դանդաղ Ճյուղն է, BLB ավելի արագ է հասնում ուժեղարարի մուտքին, քան BL-ն։ Երբ BLB=1, N6 N-ՄՕԿ տրանզիստորը բացվում է N կետում, լարման արժեքը նվազում է, որը հետադարձ կապի միջոցով բացում է P1 P-ՄՕԿ տրանզիստորը, և P կետում հաստատվում է (
տրամաբանական 1) V<sub>DD</sub> լարում, քանի որ BL-ն արդեն փակել է N5 N-ՄՕԿ տրանզիստորը։ Հետադարձ կապի միջոցով N3 N-ՄՕԿ տրանզիստորը բացվում է, և տեղի է ունենում BLB լիցքաթափումը։ Այսպիսով, ընթերցման ժամանակը միշտ կախված է արագ ձյուղից և կախված չէ ԱՀԲ-ում պահվող արժեքից։ Այսպիսով տրամաբանական 0-ի ընթերցման ժամանակը նույնպես պայմանավորված է BLB-ի լիցքաթափման ժամանակով, որն ապահովվում է հետևյալ կերպ.

1. Կեղծ բիթի գծերը միացված են ուժեղարարին, որը մեծացնում է բեռի ունակությունը, և DB-ով լիցքաթափումն ավելի դանդաղ է տեղի ունենում, քան BLB-ով։

 2. Բիթի գծերին միացված տրանզիստորները նախագծվում են ավելի լայն, քան կեղծ բիթի գծերին միացվածները` բերելով բնութագրերի ավելի բարձր դիքության։

Նկ.3.11-ում բերված են ուժեղարարի մոդելավորման արդյունքները վատագույն միջավայրում։



Նկ.3. 11. Ուժեղարարի մոդելավորման արդյունքները

# 3.2. Ասիմետրիկ ՍՕՀՍ-ի ցրման հզորության, հապաղման ժամանակի գնահատումը և մոդելավորումը

Ժամանակակից տեխնոլոգիական զարգացումները հեռախոսների, անձնական օգտագործման սարքերի բնագավառում նոր խնդիրներ են առաջադրում, որոնցից են՝ ունենալ հնարավորինս մեծ հիշողություն, ցածր ցրման հզորություն և մեծ արագագործություն։ Այս խնդիրներից առաջնայինն է համարվում ցրման հզորության փոքրացումը հատկապես՝ 60 նմ-ից փոքր տեխնոլոգիաների դեպքում, քանի որ այդ ժամանակ ցրման հզորությունը հավասար է ակտիվ աշխատանքային հզորության 60...70%։ Ժամանակակից ԻՍ-երում ընդհանուր մակերեսի 55...65% զբաղեցնում են հիշող սարքերը, հետևաբար, դրանցում ցրման հզորության փոքրացումը ընդհանուր համակարգի համար կբերի ցրման հզորության էական փոքրացման։

Uuhutunphų hh2nų p2h2p: Uuhutunphų 6T hh2nų p2h2p (bų.3.2) butub t uhutunphų 6T hh2nų p22hb (bų.3.1): Uuhutunphų hh2nų p22h uuputunphų bų uuhutunphų hh2nų p22hu oqumqnpodinuu tu punkų u guoto 2tuujhu iupniutunų uputuonnphute, uujuhu2b U2A-niu oqumqnpodinuu tu uuputub dinpergeniu iupniututenuų N-UO4 u P-UO4 unpubudhuunphute: Ctuujhu iuputub dinpergeniu hubuqtaginiu t ggudub hqnpnipjub utobugudup, huų utobugunu( ggudub hqnpnipjub dibugudup, huų utobugunu( ggudub hqnpnipjub dibugudup, huų utobugunu( signumb hqnpnipjub dibugudup, huų utobugunu( signu( signu) sig

**Մոդելավորման արդյունքները։** Դիտարկենք պասիվ վիձակում գտնվող հիշող բջիջների ցրման հզորությունը։ Պասիվ վիձակում հիշող բջջի WL ազդանշանը տրամաբանական "0" է։ Դիտարկվել են գրանցման և ընթերցման ժամանակ ցրման հզորությունները ասիմետրիկ և սիմետրիկ հիշող բջիջների դեպքում։ Գրանցման ժամանակ WL ազդանշանին տրվում է տրամաբանական "1", որպեսզի կատարվի գրանցում հիշող բջջում։ Ընթերցման ժամանակ նախ՝ BL և BLB բիթի գծերը լիցքավորվում են մինչև տրմաբանական "1" լարում, այնուհետև է WL մուտքին կիրառվում տրմաբանական "1", որի արդյունքում կատարվում է ընթերցում հիշող բջջից։ Աղ.3.1-ում բերված են պասիվ, գրանցման և ընթերցման ժամանակ ցրման հզորությունները ասիմետրիկ և սիմետրիկ հիշող բջիջների համար։

Աղյուսակ 3. 1

## Ցրման հզորություն

Սիմետրիկ հիշող բջիջ		Ասիմետրիկ հիշող բջիջ		
Գործողություն	Ցրման հզորություն (Վտ)	Գործողություն	Ցրման հզորություն (Վտ)	
Պասիվ	5.9426*10 <sup>-9</sup>	Պասիվ	2.516*10-9	
Գրանցում	4.812*10-7	Գրանցում	1.862*10-7	
Ընթերցում	9.878*10-7	Ընթերցում	4.397*10-7	

Նկ.3.12-ում բերված են գրանցման և ընթերցման գործողությունները ասիմետրիկ և սիմետրիկ հիշող բջիջների համար։



Նկ.3. 12. Ասիմետրիկ և սիմետրիկ ՀԲ-երի գրանցման և ընթերցման գործողությունները. արագ պրոցես (ԱՊ), տիպային պրոցես (ՏՊ), դանդաղ պրոցես(ԴՊ)։

#### 3.3. Լավարկված 8T ստատիկ հիշողության բջջի մշակումը և մոդելավորումը

Ժամանակակից ՍՕՀՍ-երի ՀԲ-երին ներկայացվում են խիստ պահանջներ, քանի որ դրանց բնութագրերով են հիմնականում որոշվում հիշող սարքերի ինֆորմացիոն ունակությունը, արագագործությունը և ընթերցման ուժեղարարների սխեմաներին ներկայացվող պահանջները։ Դա հանգեցնում է նրան, որ ՀԲ-երի բարձր արագագործությունն ապահովելու համար նախագծողները դրանցում օգտագործում են ցածը շեմային լարումով տրանզիստորներ։ Արդյունքում` ՀԲ-երում մեծանում են կորստի հոսանքները (զրման հզորությունը)։ Գերգածը աշխատանքային լարումների դեպքում ՀԲ-երում տվյալների ընթերցման հոսանքները խիստ փոքրանում են, որի հիմնական պատմառներից մեկը կուտակչի բիթային գծի կորստյան հոսանքների մեծացումն է։ Դա ավելի է խստացնում ընթերցման ուժեղարարի սխեմային ներկայացվող պահանջները։ Բացի այդ, հիշող սարքի տեղեկատվական ունակության մեծացման համար անհրաժեշտ է առավելագույնի հասցնել ՀԲ-երի թիվը մեկ բիթային գծի վրա, ինչը հանգեցնում է բիթային գծի բավական մեծ ունակության առաջացման։ Սա նշանակում է, որ ընթերցման ուժեղարարի մուտքային լարման բացվածքի կրիտիկական պարամետրը (ընթերցման հոսանքի և բիթային գծի ունակության հարաբերությունը) փոքրանում է։ Ընթերցման ուժեղարարը տարբերակում է բիթի գծերի տրամաբանական ազդանշանները և ընթերցման գործողությունից հետո վրա վերականգնում՝ ՀԲ-ում պահպանվող տվյալը։ Այսպիսով, ընթերցման ուժեղարարի զգայնությունը, հուսալիությունը և արագագործությունը զգալի ազդեցություն ունեն հիշող սարքերի բնութագրերի վրա։ Հետևաբար, կարևոր խնդիր է դառնում ուժեղարարների մուտքային բացվածքին ներկայացվող պահանջների թուլացումը, այսինքն` ՀԲ-ի բիթային գծի վրա լարման բարձրացումը։ Ընդ որում, ընթերցման յարումը պետք է գերազանցի ընթերցման ուժեղարարի զգայնությունը, այսինքն՝ ազդանշանի նվազագույն լարումը, որի դեպքում ուժեղարարը կարող է Ճշգրիտ տարբերակել տվյալները [120,121]։ Նշված առումով կարևոր խնդիր է բիթային գծի վրա բարձր լարում ապահովող ՀԲ-երի մշակումը։

Աշխատանքում ներկայացվում է տիպային 8T ՀԲ-ի (նկ.3.13) և նրա լավարկված 8T տարբերակի (նկ.3.14) բնութագրերի համեմատական վերլուծություն` կախված սնման լարման աղբյուրից, հաձախականությունից և ջերմաստիձանից։ Մոդելավորումներն իրականացվել են SAED EDK գրադարանով 28 *նմ* տեխնոլոգիական նորմերով և BSIM 4.0-ով մոդելներով Hspice ծրագրային գործիքի միջոցով։



Նկ.3. 13. Տիպային 8T ՀԲ-ի էլեկտրական սխեման



Նկ.3. 14. Լավարկված 8TM ՀԲ-ի էլեկտրական սխեման

8T ՀԲ-ը ստացվում է՝ երկու ելքային տրանզիստոր ավելացնելով 6T ՀԲ-ին։ Այս դեպքում 8T ՀԲ բաժանվում է երկու մասի, արդյունքում` ունենում ենք ընթեցման և գրանցման առանձին - առանձին մասեր։ Ընթերցման մասն ակտիվանում է RWL ազդանշանի միջոցով, իսկ ընթերցված տեղեկույթը ՀԲ-ից դուրս է գալիս RBL բիթի գծով, ինչպես երևում է նկ.3.19-ից։ Մնացած 6 տրանզիստորներն այնպես են վերափոխված, որ իրագործեն միայն գրանցման գործառույթը։ Այսպիսի ՀԲ-ի կառուցվածքը ներկայացնում է միաելք ինտերֆեյսով ՀԲ, քանի որ ընթերցումը կատարվում է մի RBL բիթի գծի գծերի լարումների տարբերության միջոցով, այսինքն` դիֆերենցիալ ինտերֆեյսով։ Ինչպես երևում է լավարկված 8T ՀԲ-ի սխեմայից (նկ.3.14), այն տարբերվում է 8T ՀԲ-ից միայն ավելացված կապով, որը նկարում ունի հաստ գծի տեսք։ Երբ ՀԲ-ում WBL բիթի գծի վրա պահպանվում է 0, ապա WBL! բիթի գծի վրա պահպանվում է տրամաբանական "1"։ Գոյություն ունեցող տիպային 8T ՀԲ-ի տարբերակի դեպքում N6 տրանզիստորը կփակվի, և համապատասխան RWL ազդանշանի դեպքում RBL բիթի գծի վրա կհայտնվի N6 տրանզիստորի արտաբերի վրա պահպանված լարումը։

Կատարված մոդելավորման արդյունքները բերված են աղ.3.2-3.4-ում և նկ.3.15-3.17-ում։ 28 *նմ* տեխնոլոգիական նորմերի դեպքում RBL բիթի գծի լարումը կազմում է 0.1...0.2  $\checkmark$  (նկ.3.15)։ Այսպիսի ազդանշանը որոշակի արտաքին ազդեցությունների (աղմուկ, Ճառագայթում և այլն) դեպքում կարող է հանգեցնել ՀԲ-ից սխալ տեղեկույթի ընթերցման։ Այստեղից ակնհայտ է դառնում, որ պետք է կիրառել բավականին զգայուն ուժեղարար, որպեսզի տեղի չունենա տեղեկույթի կորուստ։ Միննույն ժամանակ, առաջարկած 8TM ՀԲ-ի դեպքում ավելացված կապի միջոցով WBL! բիթի գծի վրա եղած լարումը տեղափոխվում է N6 տրանզիստորի արտաբերի վրա, որի արդյունքում RBL բիթի գծի լարումը կազմում է 0.3...0.5  $\checkmark$  (նկ.3.16, 3.17)։ Այսպիսով, լավարկված 8T ՀԲ-ը ապահովում է 0.2  $\checkmark$  բացվածք RBL բիթի գծի վրա՝ ի տարբերություն 8T ՀԲ-ի 0.1  $\checkmark$ -ի։ Արդյունքում 2 անգամ ավելի մեծ բացվածքով ազդանշան ենք ստանում, որը հնարավորություն է տալիս օգտագործել ցածր զգայնության ուժեղարար, 3,7...10 *%* ցրման հզորության կորստի դեպքում (աղ.3.2-3.4)։

Աղյուսակ 3. 2

Սնման աղբյուրի	8T ՀԲ-ի ցրման	8TM ՀԲ-ի ցրման	
լարումը, <i>Վ</i>	հզորությունը, <i>Վտ</i>	հզորությունը, <i>Վա</i>	
0,8	1.27E-08	1.35E-08	
0,9	1.87E-08	2.00E-08	
1,0	2.60E-08	2.82E-08	
1,1	3.67E-08	4.00E-08	
1,2	5.46E-08	6.04E-08	

Ցրման հզորության կախվածությունը սնման աղբյուրի լարումից

Հաձախականությունը,	<b>8</b> T	ረԲ-ի	ցրման	8TM	ረԲ-ի	ցրման
UŻg	հզորությունը, <i>Վտ</i>		հզորությունը, <i>Վա</i>			
400	1.04E-08			1.08E-08		
500	1.22E-08				1.28E-08	
600	1.14E-08			1.19E-08		
700		1.03E-08			1.09E-08	
800		9.85E-09			1.06E-08	
900	1.10E-08			1.20E-08		
1000	1.20E-08		1.32E-08			
1100	1.15E-08			1.27E-08		
1200		1.05E-08			1.17E- <b>08</b>	

Ցրման հզորության կախվածությունը հաձախականությունից

## Աղյուսակ 3. 4

## Ցրման հզորության կախվածությունը ջերմաստիձանից

Ջերմաստիձան,	8T ՀԲ-ի ցրման հզորությունը,	8TM ՀԲ-ի ցրման հզորությունը,
<sup>0</sup> C	ឬហ	ឬហ
-40	1.20E-08	1.27E-08
20	1.04E-07	1.13E-07
80	4.33E-07	4.78E-07
125	9.50E-07	1.06E-06



Նկ.3. 15. 8T ՀԲ-ի մոդելավորման դիագրամաները



Նկ.3. 16. Լավարկված 8T ՀԲ-ի մոդելավորման դիագրամները





- սնման լարումից կախված` լավարկված 8T ՀԲ-ի ցրման հզորությունը, 8T ՀԲ-ի համեմատ, մեծ է 6...9,5 *%* -ով,

- հաձախականությունից կախված` լավարկված 8T ՀԲ-ի ցրման հզորությունը, 8T ՀԲ-ի համեմատ, մեծ է 3,7...10 *%* -ով,

- ջերմաստիձանից կախված՝ լավարկված 8T ցրման հզորությունը, 8T ՀԲ-ի համեմատ, մեծ է 5,5...9,5 %-ով,

- լավարկված 8T բիթային գծի լարման բացվածքը, 8T ՀԲ-ի համեմատ, մեծ է 2 անգամ։

### 3.4. UOՀU-երի ուժեղարարի մշակումը և մոդելավորումը

UUOՀU հիմնական հանգույցներից է ինֆորմացիայի ընթերցման ուժեղարարը [122-123]։ UOՀU-ի ինֆորմացիոն ունակության մեծացմանը զուգընթաց մեծանում է սպառման հզորությունը և նրանում ուժեղարարների քանակը։ Դա էլ իր հերթին հանգեցնում է սարքի հիմնական բնութագրերի փոփոխությանը։ Այսպիսով, կարևոր խնդիրը ցածր սպառման հզորությամբ և ջերմաստիձանային փոփոխության նկատմամբ կայուն ուժեղարարների մշակումն է։

Ժամանակակից ՍՕՀՍ-երում մեծ տարածում է գտել նկ.3.18ա-ում բերված ընթերցման ուժեղարարը։



Նկ.3. 18. Գոյություն ունեցող (ա) և մեր կողմից մշակած (բ) գրանցման/ընթերցման ուժեղարարների սխեմաները

Նկ.3.18բ-ում բերված է մեր կողմից մշակված ուժեղարարի սխեման։ Ըստ նկ.3.18-ի, երկու ուժեղարարն էլ բաղկացած են երկու կասկադից, որպեսզի ապահովվի ուժեղացման մեծ գործակից։ Այս ուժեղարարում որպես դիմադրություն հանդես են գալիս 1 և 2 P-ՄՕԿ տրանզիստորները (նկ.3.18ա), որոնց փականները միավորված են և միացված են ցածր պոտենցիալ (<<hողին>>) ունեցող կետին 11 գծով (ապահովում է 1 և 2 P-ՄՕԿ տրանզիստորների աշխատանքը խորը հագեցման ռեժիմում), այսինքն 1 և 2 P-ՄՕԿ տրանզիստորներով միշտ հոսանք է անցնում, որը ժամանակի ընթացքում կհանգեցնի 1 և 2 P-ՄՕԿ տրանզիստորների տաքացմանը, և դրանցով անցնող հոսանքի արժեքը կփոխվի, որի արդյունքում էլ կփոխվի դիմադրության արժեքը՝

$$\left|A_{v}\right| = \sqrt{2\mu_{n}C_{ox}\frac{W}{L}I_{SS}}R_{D}$$

որտեղ A<sub>v</sub> - նուժեղացման գործակիցն է, µո - ը՝ լիցքակիրների շարժունակությունը, C<sub>ox</sub> ն՝ փականի օքսիդային շերտի ունակությունը, W,L-ը տրանզիստորի երկրաչափական չափերն են (կապուղու լայնություն, երկարություն), I<sub>ss</sub> - ը՝ հոսանքի աղբյուրի արժեքը

 $\mathbf{R}_{\mathrm{D}}$ -٤, p դիմադրության արժեքը ուժեղարարում, ուժեղարարում։ Բերված արտահայտությունից երևում է, որ առաջին կասկադի ուժեղացման գործակիցը գծայնորեն կախված է դիմադրության արժեքից, հետևաբար դիմադրության արժեքի փոփոխությունը կբերի ուժեղացման գործակցի փոփոխությանը։ Fugh այս թերությունից, նաև միշտ ունենում ենք հզորության կորուստ 1 և 2 Р-ՄՕԿ տրանցիստորներով անցնող հոսանքի տեսքով։ Ջերմաստիձանային կայունության և զրման հզորության խնդիր կա նաև համապատասխանաբար՝ 9 և 10 N-ՄՕԿ տրանզիստորների հետ կապված, որոնք ուժեղարարում առկա են որպես հոսանքի աղբյուրներ։ Ըստ վերը բերված արտահայտության, ուժեղացման գործակիցը կախված է նաև Iss հոսանքի աղբյուրի արժեքից։

Այս խնդիրների լուծման համար առաջարկում ենք օգտագործել նկ.3.18բ-ում բերված և մեր կողմից մշակված ուժեղարարի սխեման։ Այս սխեմայում, ի տարբերություն նախորդի, 1 և 2 P-ՄՕԿ տրանզիստորները միշտ բաց չեն, 9 և 10 N-ՄՕԿ տրանզիստորների փոխարեն օգտագործվում են հոսանքի հայելիներ համապատասխանաբար՝ 15,18 և 16,19 N-ՄՕԿ տրանզիստորների հիման վրա, որոնք ապահովում են ավելի բարձր կայունություն ջերմաստիձանային փոփոխությունների նկատմամբ, որը բերում է հոսանքի արժեքի փոփոխության։

Նկ.3.18բ-ում բերված ուժեղարարի սխեմայում կան լրացուցիչ EN, ENB մուտքեր, որոնց միջոցով ոչ աշխատանքային ռեժիմում գտնվող ուժեղարարը հնարավոր է անջատել սնուցումից՝ ցրման հզորությունը փոքրացնելու համար։

Երբ EN=0, բացվում է 11 P-ՄՕԿ տրանզիստորը, որի ակունքի լարումը VDD է, հայտնվում է արտաբերում և փակում է 1 և 2 P-ՄՕԿ տրանզիստորները, այդ նույն ժամանակ փակվում է 17 N-ՄՕԿ տրանզիստորը, որ բացառի հողի հետ կարձ միացումը։ Երբ EN=0, ENB=1, հետևաբար 9,10 N-ՄՕԿ տրանզիստորները կբացվեն, և դրանց ակունքների VSS լարումները կհայտնվեն արտաբերներում, որի հետևանքով կդադարեն գործել 15,18 և 16,19 N-ՄՕԿ տրանզիստորներով կազմված հոսանքի հայելիները, քանի որ այդ տրանզիստորները կփակվեն։ Այսպիսով, կարողանում ենք ոչ աշխատանքային ռեժմում գտնվելու դեպքում խնայել ցրման հզորությունը, որը հանգեցնում է ջերմակայունության բարձրացման։ Արդյունքում փոքրանում է ուժեղարարի բնութագրերի փոփոխության հավանականությունը։

Նկ.3.19-3.23 - ում բերված են մշակած ուժեղարարի HSPICE ծրագրային փաթեթով կատարված մոդելավորման արդյունքները։



Նկ.3. 19. Տրանզիստրով անցնող հոսնաքի կախումը ջերմաստիձանից



Նկ.3. 20. Մոդելավորման արդյունքները տիպային միջավայրում 0,9 Վ լարման 250 C ջերմաստիձանի դեպքում



Նկ.3. 21. Մոդելավորման արդյունքները դանդաղ միջավայրում 0,81 Վ լարման -400 C ջերմաստիձանի դեպքում



Նկ.3. 22. Մոդելավորման արդյունքները դանդաղ միջավայրում 0,81 Վ լարման 1250C ջերմաստիձանի դեպքում



Նկ.3. 23. Մոդելավորման արդյունքներն արագ միջավայրում 0,99 Վ լարման -400 C ջերմաստիՃանի դեպքում

**Ցրման հզորություն։** Դիտարկված երկու սխեմայի համար ցրման հզորության հետազոտություն։ Մշակած սխեմայի համար կատարվել է երկու հզորության չափում՝ մեկը աշխատանքային ռեժիմում (EN=1, ENB=0), իսկ մյուսը՝ ոչ աշխատանքային ռեժիմում (EN=0, ENB=1)։ Ստացված արդյունքները համեմատվել են իրար հետ։ Աղ.3.5ում բերված են միջին հզորության չափման արդյունքները պրոցեսից, ջերմաստիձանից և լարումից (ՊՋԼ) կախված տիպային (ՏՊ), դանդաղ (ԴՊ) և արագ (ԱՊ) պրոցեսների համար։

	Ուժեղարար	Մշակած ուժեղարար հզորությունը 1 տակտում, մՎտ	
ՊՋԼ	հզորությունը 1		
	տակտում, մՎտ	Աշխատանքային	Ոչ աշխատանքային
		ռեժիմ	ոեժիմ
ડ¶ 25℃ 0.9 પ્	0,29	1,175	0,011
Դ୩ -40ºC 0.81 Վ	0,1606	0,5801	0,0005
Դ୩ 125℃ 0.81 Վ	0,1707	0,6561	0,014
ୟ୩ -40ºC 0.99 ୟ	0,4241	1,877	0,0144

Ուժեղարարների միջինացված հզորության չափման արդյունքները

Դիտարկենք կուտակչի պարզագույն 8 սյուն ունեցող հիշողության սեկցիա, որի համար անհրաժեշտ է մեկ ուժեղարար։ Դա ժամանակակից UOՀU-ների սեկցիայի սյուների թվից շատ փոքր է։ Հաշվենք մեկ ուժեղարարի միջին ծախսած հզորությունը՝ ընդունելով, որ ամեն մի 8 տակտի ընթացքում մեկ անգամ դիմում ենք նույն սյանըուժեղարարին։ Մշակված ուժեղարարը 7 տակտ կգտնվի ոչ աշխատանքային ռեժիմում և մեկ տակտ՝ աշխատանքային ռեժիմում։ Նկ. 3.18ա-ում բերված սխեման 8 տակտում էլ նույն հզորությունն է սպառում։ Միջին սպառման հզորության արժեքների համեմատությունը 8 տակտի համար բերված է նկ.3.24-ում։



Նկ.3. 24. Ուժեղարարների միջին սպառման հզորության արժեքների համեմատություն

Կատարվել է նաև ելքային ազդանշանի ձակատների (աձի և նվազման) հետազոտություն 4 ՊՋՀ տարբերակներում։ Եթե ելքային ազդանշանի ձակատը շատ դանդաղ աձի կամ նվազի, կբերի տվյալի դանդաղ ընթերցմանը։ Նկ.3.25 և 3.26-ում բերված է երկու ուժեղարարնի ելքային ազդանշանների ձակատների կախվածության գրաֆիկը ՊՋՀ-ից։



Նկ.3. 25. Ելքային ազդանշանները աձող ձակատի դեպքում



Նկ.3. 26. Ելքային ազդանշանները նվազող ձակատի դեպքում

Մոդելավորման արդյունքներից ստացվել են 1.2...1.6 անգամ ավելի արագ աձող ձակատներ։Նվազող ձակատի դեպքում ունենում ենք 1.1...1.25 անգամ արագ նվազող ձակատներ։

# 3.5. Տարբեր ինֆորմացիոն ունակությամբ ԿՄՕԿ ՍՕՀՍ-երի բնութագրերի համեմատական վերլուծությունը և մոդելավորումը

Ժամանակակից ԳՄԻՍ-երում առանձնահատուկ տեղ են զբաղեցնում հիշող սարքերը, քանի որ դրանք զբաղեցնում են ԳՄԻՍ-ի ընդհանուր մակերեսի 80...85 %-ը և զգալի ազդեցություն ունեն արագագործության և ցրման հզորության վրա[108-110, 124-128]։ Զբաղեցրած մակերեսը, արագագործությունը և ցրման հզորությունը հիմնականում կախված են դրանց ձարտարապետությունից, հիշող բջջի սխեմատեխնիկական և կուտակչի տոպոլոգիական լուծումներից։ Հետևաբար, հիշող սարքերի նախագծման ժամանակ կարևոր խնդիր է տարբեր ինֆորմացիոն ունակությամբ հիշող սարքերի համեմատական վերլուծությունը, որը թույլ կտա կատարել հիշող բջջի ընտրություն և կուտակչի տոպոլոգիական լուծում։

Աշխատանքում դիտարկված են 1024 (32 X 32 - քառակուսի կուտակիչ) և 512 (32 X16- ուղղանկյուն կուտակիչ) բիթ ինֆորմացիոն ունակությամբ հիշող սարքերը, որոնց սինթեզը իրականացվել է DesignCompiler գործիքի միջոցով՝ օգտագործելով SAEDEDK 28 նմ գրադարանը։ Սինթեզից հետո կատարվում է ֆիզիկական նախագծում ICCompiler գործիքի միջոցով և սինթեզված UO2U-երի համեմատական վերլուծություն։

Հիշող բջջում գրանցման և ընթերցման նկարագրված գործընթացները ներկայացված ռեգիստորային հաղորդման մակարդակում (RTL) Verilog լեզվով 512 բիթ ինֆորմացիոն ունակությամբ հիշող սարքերի համար բերված են ստորն։

module mem\_ram\_sync\_rowXcolumn( clk, rst, read\_en,write\_en,rw\_address, write\_data, read\_data);

parameter row=32, column=16;

parameter address\_width=5;

input clk, rst,read\_en,write\_en;

input [address\_width-1:0] rw\_address; input [column-1:0] write\_data; output [column-1:0] read\_data;

reg [columm-1:0] read\_data; integer i;

```
// Declare memory 32x16 bits = 512 bits or 64 bytes
reg [column-1:0] memory_ram_d [row-1:0];
reg [column-1:0] memory_ram_q [row-1:0];
// Use positive edge of clock to read the memory
always @(posedge clk or
  negedge rst)
  begin
 if (!rst)
 begin
  read_data<=column'bz;
    for (i=0; i<row; i=i+1)
       memory_ram_q[i] = 0;
  end
  else
  begin
    for (i=0; i<row; i=i+1)
       memory_ram_q[i] = memory_ram_d[i];
  end
end
always @(*)
begin
  for (i=0; i<row; i=i+1)
    memory_ram_d[i] = memory_ram_q[i];
  if (write_en && !read_en)
    memory_ram_d[rw_address] <= write_data;</pre>
  if (!write_en && read_en)
    read_data <= memory_ram_q[rw_address];</pre>
end
endmodule
Վերևի
          ներկայացումում
                                փոխելով
                                              համապատասխան
                                                                      պարամետրերի
```

կարգայնությունը՝ կստանանք մասնավոր դեպքում 1024 բիթ ինֆորմացիոն ունակությամբ հիշող սարքի նկարագրությունը՝ parameter column=32;

parameter address\_width=6;

Նկ.3.27-ում բերված են modelsim ծրագրային գործիքով RTL մակարդակում մոդելավորման արդյունքները։





Նկ.3. 27. RTL մակարդակում նկարագրության modelsim ծրագրային գործիքի միջոցով մոդելավորման արդյունքները. ա-512 բիթ, բ-1024 բիթ

Առաջարկված հիշող բջիջը։ Սինթեզի (համադրման) փուլում որպես սինթեզի գործիք օգտագործվել է SAEDEDK 28 նմ տեխնոլոգիական գրադարանը։ UOՀU-ի մեկ բիթի պահպանման համար կիրառվում է սինխրոն RS տրիգերի հիման վրա կառուցված հիշողության բջիջը (նկ.3.28ա)։ Քանի որ գրադարանում բացակայում է RS տրիգերը (ստանդարտ տրամաբանական տարրերի ժամանակակից գրադարաններում բացակայում են RS, T և JK տրիգերները), որի պատձառով էլ RS տրիգերները սինթեզվում են D տրիգերների հիման վրա, որը հանգեցնում է հիշող բջջի մակերեսի, գրանցման և ընթերցման ժամանակների մեծացման։ Խնդրի լուծման նպատակով առաջարկվում է նկ.3.28բ-ում բերված հիշող բջջի սխեմատեխնիկական լուծումը։



Նկ.3. 28. Հիշող բջիջների սխեմաները. RS տրիգերի հիման վրա (ա) և

D տրիգերի հիման վրա-առաջարկվող մոդել (բ),գրաֆիկական նշանակումը (գ)

Առաջարկվող հիշող բջջում կիրառվում է երկմուտքանի մուլտիպլեքսոր, որն ունի ընտրության մուտք (SE)։ SE մուտքին տրվում է Write ազդանշանը, երբ այն ակտիվ է, տեղի է ունենում մուլտիպլեքսորի D1 մուտքին տրվող Data ազդանշանի գրանցում D տրիգերում։ Ինֆորմացիայի գրանցման ժամանակ Select ազդանշանը պետք է գտնվի պասիվ վիճակում (տրամաբանական "0")։ Ընթերցման ժամանակ Write-ին տրվում է տրամաբանական "0", որի արդյունքում մուլտիպլեքսորի D0 մուտքը հետադարձ կապի միջոցով միացվում է D տրիգերի ելքին։ Այդ դեպքում Select ազդանշանը պետք է գտնվի տրամաբանական մեկ վիճակում, որպեսի Out ելքում ունենանք D տրիգերում գրանցման ինֆորմացիան։ Կատարված վերլուծությունը ցույց է տալիս, որ առաջարկված հիշող բջիջը, գոյություն ունեցողի համեմատ, ապահովում է ավելի բարձր գրանցման և ընթերցման արագագործություն ու զբաղեցնում է փոքր մակերես։ Առաջարկված հիշող բջջի թերությունը հետադարձ կապի առկայությունն է, որը թվային բջիջներում ցանկալի չէ, սինքրոնացնող ազդանշանի և տվյալների ժամանակային շեղումներ բացառելու։ Հաշվի առնելով բջջի գրաֆիկական նշանակումը (նկ.3.28գ), կուտակիչը կունենա նկ.3.29-ում բերված տեսքը (3X3 քառակուսի կուտակչի համար)։ **Սինթեզ։** Այս փուլում կատարվում է գոյություն ունեցող (512 բիթ ուղղանկյուն և 1024 բիթ քառակուսի կուտակիչների) և առաջարկվող (512 բիթ ուղղանկյուն կուտակիչ) UOՀU-երի տարբերակների սինթեզ Design Compiler [129,130]։ Նկ.3.30-3.31-ում բերված են հիշող սարքերի սխեմաները սինթեզի փուլից հետո, իսկ աղ.3.6-ում՝ այդ սարքերի համեմատական բնութագրերը։



Նկ.3. 29. 3X3 կառուցվածքով կուտակչի սխեման





p)

Նկ.3. 30. Գոյություն ունեցող հիշողություն. ա- 1024 բիթ (քառակուսի), բ - 512 ճբիթ (ուղղանկյուն)

Աղյուսակ 3. 6

Կուտակչի տիպը և	Մակերեսը,	Լրիվ հզորություն,	Ցրման
ունակությունը	វេប៉ូវ	វេប៉ុស្មហ	հզորություն, <i>մկՎտ</i>
1024 բիթ, քառակուսի	18860,64	5132,1	828,725
512 բիթ, ուղղանկյուն	9232,48	2491,3	398,839
Առաջարկված, 512 բիթ,	7890,15	1898,6	250,384
ուղղանկյուն			

Հիշող սարքերի համեմատական բնութագրերը սինթեզի փուլից հետո

Ինչպես երևում է աղ.3.6-ից, քառակուսի կուտակիչը բոլոր բնութագրերով զիջում է ուղղանկյուն կուտակչին։ Հետևաբար, 1024 բիթ հիշողություն ստեղծելու համար բոլոր բնութագրերով առավել օպտիմալ է երկու 512 բիթ ուղղանկյուն կուտակիչների կիրառումը։

**Ֆիզիկական նախագծում։** Այս փուլում կատարվում է ֆիզիկական նախագծում IC Compiler [131] սինթեզից հետո ստացված Verilog լեզվով փականային մակարդակի

նկարագրությունը օգտագործելով։ Նկ.3.31-3.33-ում բերված են հիշող սարքերի 1024 և 512 բիթ տարբերակների տոպոլոգիական նկարները։



Նկ.3. 31. 1024բիթ հիշողություն (քառակուսի)



Նկ.3. 32. 512բիթ հիշողություն (ուղղանկյուն)



Նկ.3. 33. Առաջարկված 512բիթ հիշողություն (ուղղանկյուն)

Ֆիզիկական նախագծումից հետո ստացված արդյունքները բերված են աղ.3.7-ում։

## Աղյուսակ 3. 7

Հիշող սարքերի համեմատական բնութագրերը ֆիզիկական նախագծման փուլից հետ
--

Կուտակչի տիպը և	Մակերեսը,	Լրիվ հզորություն,	Ցրման հզորություն,
ունակությունը	វេប៉ុវ	វេរ៉ុ្មហ	វេប៉ិសីល
1024 բիթ, քառակուսի	19004,43	5532,5	838,725
512 բիթ, ուղղանկյուն	9332,48	2692,3	408,839
Առաջարկված, 512	7950,25	1978,6	280,784
բիթ, ուղղանկյուն			

Ֆիզիկական նախագծումից հետո կատարվել է մոդելավորում, որի արդյունքները բերված են նկ.3.34-ում։



Նկ.3. 34. Գրանցման (ա) և ընթերցման (բ) ժամանակների կախվածությունը ՊՋԼ-ից

Դանդաղ պրոցես, ջերմաստիձանը՝ 25°C, լարումը՝ 0,9Վ:
 Տիպային պրոցես, ջերմաստիձանը՝ -40°C, լարումը՝ 0,9Վ:
 Արագ պրոցես, ջերմաստիձանը՝ -40°C, լարումը՝ 0,99Վ:
 Դանդաղ պրոցես, ջերմաստիձանը՝ 125°C, լարումը՝ 0,81Վ:

### Եզրակացություն

 Կատարվել է ցածր ցրման հզորությամբ և բարձր արագագործությամբ ասիմետրիկ հիշող բջիջների հետազոտումը և մոդելավորումը՝ 28 ևմ ԿՄՕԿ տեխնոլոգիայով և 0,9 Վ սնման լարումով։ Մոդելավորումները կատարվել են HSPICE ծրագրային փաթեթով։

 Հետազոտվել են սիմետրիկ հիշող բջիջները, բերված է ցրման հզորության հաշվարկման արտահայտությունը։ Մոդելավորման արդյունքները 125ºC, 28 նմ և 0.81 Վ պայմանների դեպքում ցույց են տալիս, որ կորստի հզորությունները տրամաբանական 1-ի պահպանման ժամանակ նույնն են, տրամաբանական 0-ի պահպանման ժամանակ 3.5...4 անգամ փոքր են ՍՀԲ-ի համեմատ, լիցքաթափման ժամանակը մեծանում է 8,2% ով։

3. Հետազոտվել են ասիմետրիկ լավարկված հիշող բջիջներ, ըստ ցրման հզորության։ Մոդելավորման արդյունքները ցույց են տվել, որ կորստի հզորությունը 10 և 5 անգամ փոքր են համապատասխանաբար տրամաբանական 0 և 1 պահպանման վիձակների դեպքում սիմետրիկ բջջի համեմատ, իսկ լիցքաթափման ժամանակները բիթի գծերի համար մեծանում 12,2%, 31.2%-ով։

4. Հետազոտվել են ասիմետրիկ յավարկված բջիջներ, հիշող րստ արագագործության։ Մոդելավորման արդյունքները են տվել, gnug np տրամաբանական 0-ի և 1-ի դեպքում կորստի հզորությունները փոքրանում են 2 և 7 անգամ, իսկ լիզքաթփման ժամանակը բիթի գծի համար մեծանում է 21,2%-ով՝ սիմետրիկ բջջի համեմատ։

5. Կատարվել է հետազոտված հիշող բջիջների բնութագրերի վերլուծություն՝ կախված սնման լարումից և աղմկակայունությունից։

6. Առաջարկվել, մշակվել և հետազոտվել է լավարկված 8T ստատիկ հիշողության բջիջը՝ կատարվել է բնութագրերի համեմատական վերլուծություն՝ կախված սնման յարումից, հաձախականությունից և ջերմաստիձանից։ Մոդելավորման արդյունքները ցույց են տվել, որ գոյություն ունեցող 8T հիշող բջջի համեմատ մեր կողմից առաջարկված 8T հիշող բջիջն ապահովում է ելքային ազդանշանի 0.2 Վ բացվածք, որը հնարավորություն է տայիս օգտագործել ցածր զգայնության ուժեղարար։ Մոդելավորման արդյունքները ցույց են տալիս՝ սնման լարումից կախված՝ 8T ՀԲ-ի համեմատ լավարկված 8T ՀԲ-ի գրման հզորությունը մեծ է 6...9,5 % -ով, համախականությունից կախված՝ 8T ՀԲ-ի համեմատ լավարկված 8T ՀԲ-ի ցրման հզորությունը մեծ է 3,7...10 % -ով, ջերմաստիձանից կախված՝ 8T ՀԲ-ի համեմատ յավարկված 8T ցրման հզորությունը մեծ է 5,5 ...9,5 % -ով։

7. Առաջարկվել, մշակվել և հետազոտվել է ընթերցման ուժեղարար, որի մոդելավորման արդյունքները ցույց են տվել, որ այն ապահովում է ավելի բարձր կայունություն ջերմաստիձանային փոփոխությունների նկատմամբ և ցածր ցրման հզորություն՝ մեծ իմֆորմացիոն ունակությամբ ՍՕՀՍ-երի մշակման ժամանակ, ինչպես նաև 1.2...1.6 անգամ արագ աձող և 1.1...1.25 անգամ արագ նվազող ձակատների դեպքում։

8. Կատարվել է տարբեր ինֆորմացիոն ունակությամբ հիշող սարքերի մշակման մոտեցումների համեմատական վերլուծություն. ստացված արդյունքների հիման վրա կարելի է կատարել կուտակչի կառուցվածքի ընտրություն, ըստ տոպոլոգիական լուծման։ Կուտակչի սինթեզման փուլում՝ օգտագործվել են Design Compiler, իսկ տոպոլոգիական նախագծման փուլում՝ IC Compiler գործիքները։ Հիշող բջջում գրանցման և ընթերցման գործընթացները նկարագրված են ռեգիստորային հաղորդման մակարդակում Verilog լեզվով։

#### ԵԶՐԱՀԱՆԳՈՒՄ

 Առաջարկվել է ազդանշանի տարածման Ճանապարհի <<2եմային արժեք>> հասկացությունը։ Մշակվել է ընդհանրացված հավանականային մեթոդ ԿՄՕԿ ՍՕՀՍերի ցրման հզորության փոքրացման համար, որը թույլ է տալիս սինթեզի արդյունքում ստանալ ամենափոքր փոխանջատման ակտիվությունը և ցրման հզորությունը: Մշակված մեթոդի էությունը ներկայացվել է սինթեզի այգորիթմի տեսքով:

2. Կատարվել են մշակած մեթոդի փորձարկումներ՝ տրված ֆունկցիայով տրմաբանական սխեմաների և վերծանիչների նախագծման համար։ Մոդելավորման արդյունքները HSPICE ծրագրային գործիքի միջոցով հաստատել են մեթոդի հավաստիությունը։

3. Առաջարկված մեթոդի հիման վրա մշակվել է ծրագրային միջոց Probabilistic Power Compiler տրամաբանական սխեմաների նախագծման համար ԳՄԻՍ-երում։

4. Ցույց է տրվել, որ առաջարկված մեթոդը հնարավորություն է տալիս կառուցել վերծանիչներ, որոնք ունեն ազդանշանի հապաղման և Ճակատների ժամանակների փոքր ցրվածություն, որը կարգայնության մեծացմանը զուգընթաց էլ ավելի է փոքրանում։ 5. Հետազտվել են սիմետրիկ և ասիմետրիկ հիշող բջիջները։ Մոդելավորման արդյունքները 125°C, 28 նմ և 0.81 Վ պայմանների դեպքում ցույց են տալիս, որ կորստի հզորությունները տրամաբանական 1-ի պահպանման ժամանակ նույնն են, տրամաբանական 0-ի պահպանման ժամանակ՝ 3.5...4 անգամ փոքր՝ ՍՀԲ-ի համեմատ, լիցքաթափման ժամանակը մեծանում է 8,2% -ով։

6. Հետազոտվել են ասիմետրիկ լավարկված հիշող բջիջներ, ըստ ցրման հզորության։ Մոդելավորման արդյունքները ցույց են տվել, որ կորստի հզորությունը 10 և 5 անգամ փոքր է համապատասխանաբար տրամաբանական 0 և 1 պահպանման վիձակների համար սիմետրիկ բջջի համեմատ, իսկ լիցքաթափման ժամանակները մեծանում են բիթի գծերի համար 12,2%, 31.2%-ով։ Հետազոտվել են ասիմետրիկ լավարկված հիշող բջիջներ, ըստ արագագործության։ Մոդելավորման արդյունքները ցույց են տվել, որ տրամաբանական 0-ի և 1-ի դեպքերում կորստի հզորությունները փոքրանում են 2 և 7 անգամ, իսկ լիցքաթփման ժամանակը բիթի գծի համար մեծանում է 21,2%-ով՝ սիմետրիկ բջջի համեմատ։

7. Առաջարկվել, մշակվել և հետազոտվել է լավարկված 8T ստատիկ հիշողության բջիջը՝ կատարվել է բնութագրերի համեմատական վերլուծություն՝ կախված սնման յարումից, հաձախականությունից և ջերմաստիձանից։ Մոդելավորման արդյունքները ցույց են տվել, որ գոյություն ունեցող 8T հիշող բջջի համեմատ մեր կողմից առաջարկված 8T հիշող բջիջը ապահովում է ելքային ազդանշանի 0.2 Վ բացվածք, որը հնարավորություն է տայիս օգտագործել ցածր զգայնության ուժեղարար։ Մոդելավորման արդյունքները ցույց են տալիս, որ սնման լարումից կախված, 8T ՀԲ-ի համեմատ՝ յավարկված **8**T ረԲ-ի ցրման հզորությունը մեծ է 6...9,5%-ով, համախականությունից կախված՝ 8T ՀԲ-ի համեմատ լավարկված 8T ՀԲ-ի ցրման հզորությունը մեծ է 3,7...10 % -ով, ջերմաստիձանից կախված՝ 8T ՀԲ-ի համեմատ յավարկված 8T ցրման հզորությունը մեծ է 5,5...9,5 %-ով։

8. Առաջարկվել, մշակվել և հետազոտվել է ընթերցման ուժեղարար, որի մոդելավորման արդյունքները ցույց են տվել, որ այն ապահովում է ավելի բարձր կայունություն ջերմաստիձանային փոփոխությունների նկատմամբ և ցածր ցրման հզորություն մեծ իմֆորմացիոն ունակությամբ UOՀU-երի մշակման ժամանակ, ինչպես նաև 1.2...1.6 անգամ արագ աձող և 1.1...1.25 անգամ արագ նվազող ձակատների դեպքում։

9. Դիտարկվել է տարբեր ինֆորմացիոն ունակությամբ հիշող սարքերի մշակման մոտեցումների համեմատական վերլուծությունը, որի արդյունքները թույլ կտան կատարել կուտակչի կառուցվածքի ընտրություն ըստ տոպոլոգիական լուծման։ Կուտակչի սինթեզման փուլում օգտագործվել են Design Compiler, իսկ տոպոլոգիական նախագծման փուլում՝ IC Compiler գործիքները։ Հիշող բջջում գրանցման և ընթերցման գործընթացները նկարագրված են ռեգիստրային հաղորդման մակարդակում՝ Verilog լեզվով։

### ԳՐԱԿԱՆՈՒԹՅԱՆ ՑԱՆԿ

1. HSPICE® Reference Manual: Commands and Control Options <u>http://cseweb.ucsd.edu/classes/wi10/cse241a/assign/hspice\_cmdref.pdf</u>

2. Hspice quick reference - Synopsys

https://www.synopsys.com/Tools/Verification/AMSVerification/CircuitSimulation/HSPICE/Doc

uments/HSPICE\_QuickRef\_Jun2012.pdf

3. HSPICE User Guide: Simulation and Analysis

http://www.eng.auburn.edu/~agrawvd/COURSE/E6270\_Spr13/HW/hspice\_sa.pdf

4. HSPICE MOSFET Models Manual

http://www.ece.tamu.edu/~spalermo/ecen474/hspice\_mosfet.pdf

5. MATLAB Basics Tutorial - Control Tutorials for Matlab

http://ctms.engin.umich.edu/CTMS/index.php?aux=Basics\_Matlab

6. Matlab - Department of Mathematics, University of Utah

http://www.math.utah.edu/lab/ms/matlab/matlab.html

7. Matlab и Simulink - сообщество пользователей

http://matlab.exponenta.ru/

8. Koichiro Ishibashi, Kenichi Osada Low Power and Reliable SRAM Memory Cell and Array Design Series in Advanced Microelectronics 31 Springer-Verlag Berlin Heidelberg. 2011. -P.1 -144.

9. Sapna Singh, Neha Arora, B.P. Singh. Simulation and Analysis of SRAM Cell Structures at 90nm Technology// International Journal of Modern Engineering Research (IJMER). - 2013. -

Vol.1, issue.2. - P. 327-331.

10. David A. Hodges, Horace G. Jackson, Resve A. Saleh Analysis and design of digital integrated circuits In deep submicron technology Third Edition International Edition 2003. - 583 p.

11. B. Prince. Emerging Memories: Technologies and Trends. 2007. - 280 p.

12. K. Itoh. VLSI Memory Chip Design. 2013. - 495 p.

13. Embedded Memories for Nano-Scale VLSIs Kevin Zhang (Ed.) Embedded Memories for Nano-Scale VLSIs Springer Science+Business Media, LLC 2009. - 386 p.

14. Немудров В., Мартин Г. Системы-на-кристалле. Проектирование и развитие. - М.: Техносфера, 2004. – 216 с.

15. Hiroshi Ishiwara, Masanori Okuyama, and Yoshihiro Arimoto, editors. Ferroelectric random access memories: Fundamentals and applications. Topics in Applied Physics. Springer, Heidelberg, 2004. -290 p.

16. Hai Li, Yiran Chen, Shahram Jamshidi. Nonvolatile Memory Design: Magnetic, Resistive, and Phase Change. CRC Press. 2011. p. 203.

Giovanni Campardo, Federico Tiziani, Massimo Iaculo. Memory Mass Storage. Springer.
 2011. - 479 P.

18. Betty Prince. Emerging memories: technologies and trends. Springer. 2002. p. 279.

 Сверхбольшие интегральные микросхемы оперативных запоминающих устройств / Под ред. Вернера В.Д. - М.: Радио и связь. - 1991. - 268 с.

20. Manish Verma, Peter Marwedel. Advanced Memory Optimization Techniques for Low-Power Embedded Processors. Springer. 2007. p. 192.

21. Masashi Horiguchi, Kiyoo Itoh. Nanoscale Memory Repair. Springer SciencebBusiness Media, LLC. 2011. p. 226.

22. Kiyoo Itoh, Masashi Horigichi, Hitoshi Tanaka. Ultra-Low Voltage Nano-Scale MemoriesSpringer Science+Business Media, LLC. 2007. p.351.

23. Казённов Г.Г. Основы проектирования интегральных схем и систем. - М.: Бином. Лаборатория знаний, 2005. - 295 с.

24. J. Rabaey. Low Power Design Essentials. 2009. - 300 p.

25. Sung-Mo (Steve) Kang, Yusuf Leblebici, Chul Woo Kim, CMOS Digital Integrated Circuits Analysis & Design, 2014. - 736 p.

26. H.Veendrick, Deep-Submicron CMOS ICs: From Basics to ASICs, 2012. - 539 p.

27. J. P. Uyemura, CMOS Logic Circuit Design. 2007. - 528 p.

28. CMOS: Circuit Design, Layout, and Simulation. 2008. - 1038 p.

29. Alberto Bosio, Luigi Dilillo, Patrick Girard, Serge Pravossoudovitch, Arnaud Virazel Advanced Test Methods for SRAMs: Effective Solutions for Dynamic Fault Detection in Nanoscaled Technologies, 2009. - 171 p.

30. Bruce Jacob., Spencer Ng., David Wang. Memory Systems: Cache, DRAM, Disk. 2010. - 900p.

31. S. Ohbayashi et al., "A 65-nm SoC Embedded 6T-SRAM Designed for Manufacturability with Read and Write Op-eration Stabilizing Circuits," IEEE J. Solid-State Circuits, vol. 42, no. 4, 2007. - P. 820-829.

32. Xi Chen, Ting Zhu, Harun Demircioglu A 2.2GHz 32×4 bit 6T-SRAM Design in 45nm CMOS.

33. Arandilla,C.D.C et al."Static Noise Margin of 6T SRAM Cell in 90-nm CMOS" IEEE 13th International Conference on computer modeling and Simulation, March 30,2011. - P. 534-539.
34. V.G. Santhi Swaroop, B.Murali Krishna, M.Vijaya Bhaskar, B.Raghu kanth, V.SAI PRAVEEN\*\* DESIGN OF LOW POWER 8 BIT SRAM ARCHITECTURE USING LEAKAGE FEED BACK WITH STACK & SLEEP STACK WITH KEEPER // International Journal of Engineering Research and Applications (IJERA) ISSN: 2248-9622 www.ijera.com Vol. 2. Issue 2. Mar-Apr 2012. - P. 192-201

35. Anupriya Jain Analysis and Comparison of Leakage Reduction Techniques for 6T-SRAM and 5T-SRAM in 90nm Technology // International Journal of Engineering Research & Technology (IJERT) Vol. 1 Issue 6, August - 2012. - P. 1-4.

36. David Harris Introduction to CMOS VLSI Design Lecture 13: SRAM Harvey Mudd College Spring 2004. P. 1-38

37. Sushil Bhushan et al, High Density Four-Transistor SRAM Cell With Low Power Consumption // Int. J. Comp. Tech. Appl., Vol 2 (5). - P. 1275-1282

38. K. Noda, K. Matsui, K. Imai, K. Takeda, and N. Nakamura, A load less CMOS four-transistor SRAM cell in a 0.18- logic technology // IEEE Trans. Electron. Devices, vol. 48, no. 12, Dec. 2001. -P. 2851–2855.

39. Do Anh-Tuan et al., A 8T Diffrential SRAM With Improved Noise Margin for Bit-Interleaving in 65nm CMOS // IEEE transactions on circuits and systems, vol.58, no.6, June 2011. - P. 1252-1263.

40. M.E. Sinangil, N. Verma, and A.P. Chandrakasan, A Reconfigurable 8T Ultra-Dynamic Voltage Scalable (U-DVS) SRAM in 65 nm CMOS // IEEE J. Solid-State Circuits, vol. 44, no. 11, 2009. - P. 3163-3173.

41. I.J. Chang et al., A 32 kb 10T Sub-threshold SRAM Array with Bit-Interleaving and Differential Read Scheme in 90 nm CMOS // IEEE J. Solid-State Circuits, vol. 44, no. 2, 2009. - P. 650-658.

42. Y. Morita et al., An Area-Conscious Low-Voltage-Oriented 8T-SRAM Design under DVS Environment // Proc.IEEE Symp.VLSICircuits, IEEE Press, 2007. - P. 256-257.

43. N. Verma and A.P. Chandrakasan, A 256 kb 65 nm 8T Subthreshold SRAM Employing Sense-Amplifier Redun-dancy // IEEE J. Solid-State Circuits, vol. 43, no. 1, 2008. - P. 141-149.

44. Pankaj Agarwal, Nikhil Saxena, Nikhita Tripathi Low Power Design and Simulation of 7T SRAM Cell using various Circuit Techniques // International Journal of Engineering Trends and Technology (IJETT) - Volume4 Issue5- May 2013. -P 1688-1693

45. Ajay Gadhe, Ujwal Shirode Read stability and Write ability analysis of different SRAM cell structures // International Journal of Engineering Research and Applications (IJERA) Vol. 3, Issue 1, January -February 2013. - P. 1073-1078

46. Bhavya Daya, Shu Jiang, Piotr Nowak, Jaffer Sharief Synchronous 16x8 SRAM Design <a href="http://web.mit.edu/~bdaya/www/FinalVLSIProjectReport.pdf">http://web.mit.edu/~bdaya/www/FinalVLSIProjectReport.pdf</a>

47. Thomas Nirschl, Bernhard Wicht, and Doris Schmitt-Landsiedel High Speed, Low Power Design Rules for SRAM Precharge and Self-timing under Technology Variations <a href="http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.119.3735&rep=rep1&type=pdf">http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.119.3735&rep=rep1&type=pdf</a>
48. Memory <a href="http://www.eng.utah.edu/~cs6710/slides/memoryx2.pdf">http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.119.3735&rep=rep1&type=pdf</a>

49. W. Rhett Davis SRAM Peripheral Circuitry, DRAM Fall 2012 <a href="http://www.ece.ncsu.edu/muse/courses/ece546/lectures/ece546fall12\_18.pdf">http://www.ece.ncsu.edu/muse/courses/ece546/lectures/ece546fall12\_18.pdf</a>

50. Res Saleh SRAM Cell and Column I/O Design 2005 http://www.asic.uwaterloo.ca/files/project/sram/SRAM%20Cell%20and%20Column%20IO%20Desi gn.pdf

51. EE241 - Spring 2011 Advanced Digital Integrated Circuits Lecture 10: SRAM

http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee241\_s11/Lectures/Lecture10-SRAM.pdf

52. E. Sccvinck, P. J. van Beers, and H. Ontrop. Current-Mode Techniques for High-Speed VLSI Circuits with Application to Current Sense Amplifier for CMOS SRAMs // IEEE Journal of Solid-State Circuits April 1991 Vol.26 No.4 -P. 525-536.

53. T. P. Haraszti. High Performance CMOS Sense Amplifiers // United States Patent Sep. 1979. No. 4,169,233,

54. Tegze P. Haraszti. CMOS Memory Circuits 2007. - 551 p.

55. V.Kristovski and Y. L. Pogrbeny. New Sense Amplifier for Small-Swing CMOS Logic Circuit // IEEE Trans, On Circuit and Systems, June 2000. vol. 47. -P. 573-576.

56. Blalock, T.N. and Jaeger, R.C. A High-speed Clamped Bit-line Current-mode Sense Amplifier // IEEE J. Solid-State Circuits, April 1991. vol. 26, no. 4. - P. 542-548,

57. Blalock, T.N. and Jaeger, R.C. A subnanosecond clamped-bit-line sense amplifier

for 1T dynamic RAMs // Proceedings of VLSI Technology, Systems, and Applications, May 1991. - P. 82-86.

58. Chrisanthopoulos, A., Moisiadis, Y., Tsiatouhas, Y. and Arapoyanni, A Comparative study of different current mode sense amplifiers in submicron CMOS technology // IEE Pro. Circuits, Devices and Systems, June 2002. vol. 149, no. 3. -P. 154-158.

59. P.Y. Chee, P.C. Liu, L. Siek. A high-speed current-mode sense-amplifier for CMOS SRAM's // Proceedings of 35th Midwest Symposium on Circuit and System, Aug. 1992. vol. 1. -P. 620-622.

60. P.Y. Chee, P.C. Liu, L. Siek. High-speed hybrid current-mode sense amplifier for CMOS SRAMs // ELECTRONICS LETTERS. April 1992. vol. 28, no. 9. -P. 871-873.

61. Jinn-Shyan Wang, Hong-Yu Lee. A new current-mode sense amplifier for low-voltage low-power SRAM design // Eleventh Annual IEEE International Proceeding of ASIC, Sep. 1998. -P. 163-167.

62. S.M. Wang and C. Y. Wu Full current-mode techniques for high-speed CMOS SRAMs // IEEE International Symposium on Circuit and Systems, May 2002. vol. 4. - P. IV580-IV582.

63. Дунаева М. А. Усилитель считывания для SRAM // Современные проблемы фундаментальных и прикладных наук. – 2005. – Радиотехника и кибернетика– С.107 – 108.

64. Дунаева М. А. Исследование влияния разброса параметров схемы на работу цепи считывания SRAM // Современные проблемы фундаментальных и прикладных наук. – 2006. – Радиотехника и кибернетика – С.66 – 68.

65. Дунаева М. А. Методы компенсации влияния разброса параметров на работу цепей считывания SRAM // Современные проблемы фундаментальных и прикладных наук. – 2007. – Радиотехника и кибернетика – С.35 – 37.

66. Дунаева М. А. Новый зарядовый усилитель считывания // Современные проблемы фундаментальных и прикладных наук. 2009. – Радиотехника и кибернетика – С.86 – 88.
67. Дунаева М. А. Исследование влияния разброса параметров на работу цепей считывания SRAM с различными усилителями считывания // Тезисы докладов 33-й Международной молодежной научной 30 конференции «Гагаринские чтения» - М.: Издательство «МАТИ» - РГТУ им. К.Э. Циолковского, 2007, т.6, С.226-227.

68. Дунаева М. А. Токовые усилители считывания для оперативных запоминающих устройств SRAM // Тезисы докладов 34-й Международной молодежной научной конференции «Гагаринские чтения» - М.: Издательство «МАТИ» - РГТУ им. К.Э. Циолковского, 2008, т.6, С.176-177.

69. Дунаева М. А. Методы компенсации влияния разброса параметров на работу цепей считывания оперативно запоминающего устройства // Труды МФТИ. — 2009. — Том 1, № 2– С.38 – 43.

70. Дунаева М. А. Новый зарядовый усилитель считывания // Радиолокация и связь. – 2010. - № 10– С.81 – 86.

 Дунаева М. А. Компаратор на основе зарядового усилителя считывания // Научный Вестник МГТУ ГА. – 2010. - № 158– С.121 – 127.

Maria A. Dunaeva Novel Charge Transfer Sense Amplifier // Global SAMSUNG Tech.
 Conference 2009. - Samsung Advanced Institute of Technology. 2009. – p.139

73. Behzad Razavi Design of Analog CMOS Integrated Circuits. 2002. 684 p.

74. Asgari F.H.A., Sachdev M. A Low Power, Reduced Swing Global Clocking Methodology // IEEE Transactions on VLSI. 2004 V.12. -№5. - P. 538-544.

75. Pangjun J., Sapatnekar S.S. Low-Power Clock Distribution Using Multiple Voltages and Reduced Swings // IEEE Transactions VLSI 2002 V.10. -№3. - P. 309-318.

76. А.А. ГАРМАШ СНИЖЕНИЕ ЭНЕРГОПОТРЕБЛЕНИЯ КМОП ЛОГИЧЕСКИХ ЦЕПЕЙ // НАУЧНАЯ СЕССИЯ МИФИ-2005. Том 1. - С. 176-177

77. Гармаш А.А. Снижение энергопотребления КМОП логических цепей // Научная сессия МИФИ -2005. Сб. науч. трудов Т1. Автоматика. Микроэлектроника. Электроника. Измерительные системы. –М.: МИФИ, 2004. –С.177-178.

78. A.Aganwal, S. Mukhopadhyay, C.H. Kim, A. Raychowdhury and K.Roy Leakage power analysis and reduction: models, estimation ant tools // IEEE Proc.-Comput. Digit. Tech/, -vol.152, -№3, -2005. - P. 235-246.

79. A.P. Chandrakasan, R.W. Brodersen, Minimizing power consumption in digital CMOS circuits // Proceedings of the IEEE Apr 1995 Volume:83, Issue: 4. - P. 498-523

80. A. P. Chandrakasan , S. Sheng and R.W. Brodersen "Low-power CMOS digital design", IEEE J. Solid-State Circ., 1992 vol. 27, no. 4. - P. 473 - 484

81. Power Compiler. Automatic Power Management within Galaxy<sup>™</sup> Implementation Platform:<u>http://www.synopsys.com/Tools/Implementation/RTLSynthesis/Documents/powerco</u> mpiler\_ds.pdf

82. Benini L., De Micheli G. Logic Synthesis for Low Power // Logic Synthesis and Verification. Kluwer Academic Publishers, 2002. P. 197–223.

83. Черемисинова Л. Д. Синтез комбинационных КМОП-схем с учетом энергосбережения // Инфор- матика. 2010. № 4. С. 112–122.

84. Roy K., Prasad S. C. Low Power CMOS VLSI Circuit Design. New York : John Wiley and Sons Inc., 2000.
85. Черемисинов Д. И., Черемисинова Л. Д. Минимизация двухуровневых КМОП-схем с учетом энергопотребления // Информационные технологии. 2011. № 5. С. 17–23.

86. Черемисинова Л. Д., Кириенко Н. А. Синтез многоуровневых логических схем с учетом энергопо- требления // Информационные технологии. 2013. № 3. С. 8–14.

87. Low Power Design in CMOS

http://bwrcs.eecs.berkeley.edu/Classes/IcBook/SLIDES/slides4a.pdf

88. Agarwal, A., Kang, K., Bhunia, S.K., Gallagher, J.D., Roy, K.: Effectiveness of low power dual-Vt designs in nano-scale technologies under process parameter variations. In: ISLPED '05
// Proceedings of the 2005 international symposium on Low power electronics and design. - P. 14–19

89. CMOS Power Consumption and Cpd Calculation

http://www.ti.com/lit/an/scaa035b/scaa035b.pdf

90. Мурашко И.А. Методы оценки рассеиваемой мощности в цифровых КМОП схемах // Доклады БГУИР. № 1 (17). 2007. - С. 100-108.

91. Мурашко И.А. Методы минимизации энергопотребления при самотестировании цифровых устройств/И. А. Мурашко, В. Н. Ярмолик. - Минск : Бестпринт, 2004. - 188 с.

92. Черемисинова Л.Д. Логический синтез комбинационных КМОП схем с учетом рассеивания мощности // Вестник Томского государственного университета. Управление, вычислительная техника и информатика № 3 (28). 2014. - С. 89-98.

93. Черемисинова Л.Д. Оценка энергопотребления КМОП схем на логическом уровне // Информационные технологии. №8 (168). 2010. - С. 27-35.

94. Ingvar Carlson, Stefan Anderson, Sreedhar Natarajan, Atila Alvandpour. A High Density, Low Leakage, 5T SRAM for Embedded Caches. Division of Electronic Devices, Department of Electrical Engineering (ISY), Linkoping University, IEEE paper. 2004. - P. 9-20.

95. Jan M. Rabaey, Anantha Chandrakasan, and Borivoje Nikolic. Digital Integrated Circuits: A Design Perspective. Prentice Hall series in electronics and VLSI. Prentice Hall, second edition. 2003.

96. R. Islam, A. Brand, and D. Lippincott, (2005), "Low power SRAMs for handheld products," IEEE Symposium on Lowpower Electronics and Design, Oct. 2005. - P. 198-202.

97. Jan M. Rabaey and Massoud Pedram, editors. Low power design methodologies. Kluwer Academic Publishers, 1996. - 367 p.

98. Ashish Siwach, Rahul Rishi. Asymmetric SRAM-Power Dissipation and Delay IJCEM International Journal of Computational Engineering & Management, Vol. 11, January 2011. - P. 28-31.

99. Rajesh Singh, Debasis Sahu, Neeraj Kr. Shukla. Pulkit Bhatnagar, Geetanjali, Ankit Goel. Analysis of the Effect of Temperature Variations on Sub-threshold Leakage Current in P3 and P4 SRAM Cells at Deep Sub-micron CMOS Technology. International Journal of Computer Applications (0975 – 8887). Volume 35– No.5, December 2011. P. 8-13.

100. Petrosyan O.H., Avdalyan N.B. Comparative analysis of power dissipation and temporal characteristics of asymmetric and symmetric 6T memory cells // Materials of the International Research and Practice Conference "Science, Technology and Higher Education", 11-12 December 2012.- Westwood, Canada, 2012. - Vol. II. - P. 492-497.

101. Гармаш А.А. Оценка максимальной динамической мощности КМОП СОЗУ // Электроника микро- и наноэлектроника . Сб. науч. трудов. –М: МИФИ, 2005. – С.140-142.
102. Kaushuik Roy, Saibal Mukhopadhyay, and Hamid Mahmoodi-Meimand. Leakage current in deep-submicron CMOS circuits. Journal of Circuits, Systems, and Computers, 11(6) 2002. -P. 575–599.

103. Ali Keshavarzi, Kaushik Roy, and Charles F. Hawkins. Intrinsic leakage in low-power deep submicron CMOS ICs. In Proceedings of the IEEE International Test Conference, IEEE Computer Society. 1997. - P. 146–155.

104. Гармаш А.А.. Характеризация элементов стандартной цифровой библиотеки по мощности // Научная сессия МИФИ-2007. Сб. науч. трудов Т.1. –М.:МИФИ, 2007. – С.143.

105. Гармаш А.А. Энергетическая оптимизация логических цепей, разрабатываемых по проектным нормам 250-90нм // Естественные и технические науки, №6, 2009, -С. 507-509.

106. Гармаш А.А. Использование библиотеки функциональных узлов для снижения энергопотребления цифровых СФ-блоков // Науч. сессия МИФИ-2010. Аннотация докладов.Т.1. Ядерная физика и энергетика. М.:МИФИ, 2010, -С.153.

107. Петросян О.А., Авдалян Н.Б. Разработка обобщенного метода минимизации рассеиваемой мощности логических КМОП схем // Известия НАН РА и НПУА. Сер. Техн. наук. - 2015.-Т. 68, N° 4. - С. 454-464.

108. Theodoridis G., Theoharis S., Soudris D. and Goutis C. A Probabilistic Power Estimation method for combinational circuits under real gate deley model. VLSI DESIGN. Vol. 12, No. 1. 2001. - pp. 69-79.

109. Omnia S. Ahmed, Mohamed F. Abu-Elyazeed, Mohamed B. Abdelhalim, Hassanein H. Amer, Ahmed H. Madian. Logic Picture-Based Dynamic Power Estimation for Unit Gate-Delay Model CMOS Circuits. Circuits and Systems, 4, 2013. - pp. 276-279

110. Петросян О.А., Авдалян Н.Б., Меликян Г.Ш. Сравнительная оценка рассеиваемой мощности накопителей КМОП статических оперативных запоминающих устройств. Вестник ГИУА. Серия "Информационные технологии, электроника, радиотехника". Вып.17, N°1, 2014. - с. 60-68.

111. Visual Studio 2010 //www.microsoft.com/visualstudion.

112. Авдалян Н.Б. Методика выбора способа построения дешифраторов адреса с минимальной рассеиваемой мощностью // Сборник научных трудов по международной научно-практической конференции "НАУКА И материалам ОБРАЗОВАНИЕ В ЖИЗНИ СОВРЕМЕННОГО ОБЩЕСТВА", 30 апреля 2015.-Тамбов, Россия, 2015. -Том 7. - С.8-14.

113. Petrosyan O.H., Avdalyan N.B., Julhakyan H.K. The new method development for construction of low power consumption decoders // Proceedings of the Tenth International Conference "SEMICONDUCTOR MICRO - AND NANOELECTRONICS", september 11-13 2015.- Yerevan, Armenia, 2015. - P. 157-163.

147

#### 114. Synopsys Custom Designer LE

 $\underline{http://www.synopsys.com/Tools/Implementation/CustomImplementation/Documents/cusdesigned_product_cusdes$ 

nLE ds.pdf

115. Петросян О.А., Авдалян Н.Б. Разработка и моделирование асимметричных ячеек с низкой мощностью утечки и высоким быстродействием // Вестник ГИУА. Серия "Информационные технологии, электроника, радиотехника". 2012. Вып.15, N°2. -C.37-46. 116. Navid Azizi., Farid N. Najm., and Andreas Moshovos. Low-Leakage Asymmetric-Cell SRAM IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOL. 11, NO. 4 AUGUST 2003. - P. 701-715

117. F. Hamzaoglu, Y. Ye, A. Keshavarzi, K. Zhang, S. Narendra, S. Borkar, M. Stan, and V. De, "Dual V<sub>t</sub> -SRAM cells with full-swing single-ended bit line sensing for high-performance on-chip cache in  $0.13\mu$  technology generation," in Proc. Int. Low Power Electronics and Design Symp., July 2000. - P. 15–19

118. Elizebeth Mohan., Sarabdeep Singh. Asymmetric SRAM Memory Cell for Power Reduction // International Journal of Science and Research (IJSR) 2013. - P. 2990-2992

119. Ashish Siwach., Rahul Rishi. Asymmetric SRAM-Power Dissipation and Delay // IJCEM International Journal of Computational Engineering & Management, Vol. 11, January 2011. - P. 28-31

120. Ն.Բ.Ավդալյան., Կ.Օ.Պետրոսյան Լավարկված 8TM ստատիկ հիշողության բջջի մշակումը և մոդելավորումը // ՀԱՊՀ Լրաբեր, Գիտական հոդվածների ժողովածու, մաս 1, Երևան, Ճարտարագետ, 2015, էջ. 181-186

121. ՀՀ արտոնագիր, No2964A. Ստատիկ հիշող սարքերի 8T հիշողության բջիջ / Օ.Հ. Պետրոսյան,Ն.Բ. Ավդալյան, Կ.Օ. Պետրոսյան. -26.10.2015։

122. ՀՀ արտոնագիր, No2693A. Ստատիկ հիշող սարքերի ուժեղարար / O.Հ. Պետրոսյան, Ն.Բ. Ավդալյան.-26.11.2012։

123. Պետրոսյան Օ.Հ., Ավդալյան Ն.Բ. Ստատիկ օպերատիվ հիշող սարքերի ուժեղարարի մշակումը և մոդելավորումը //Հայաստանի պետական Ճարտարագիտական համալսարանի (Պոլիտեխնիկ) Լրաբեր. Գիտական հոդվածների ժողովածու. - Երևան, 2013. -Մաս 1. - էջ 230-236։ 124. Petrosyan O.H., Avdalyan N.B. Comparative analysis of memory cells types 6T and 9T superfast random access memory // Materials of the III International Research and Practice Conference "European Science and Technology", October 30th–31st, 2012.- Munich, Germany, 2012. - Vol. I. - P. 218-224.

125. Петросян О.А., Авдалян Н.Б. Сравнительный анализ и моделирование характеристик КМОП статических оперативных запоминающих устройств с различной информационной емкостью // Вестник ГИУА. Серия "Информационные технологии, электроника, радиотехника".-2013. - Вып.16, №1. - С. 66-75.

126. Петросян О.А., Авдалян Н.Б. Моделирование временных характеристик КМОП статических оперативных запоминающих устройств // Вестник ГИУА. Серия "Информационные технологии, электроника, радиотехника".-2013. - Вып.16, №2. - С. 66-75.

127. Петросян О.А., Авдалян Н.Б., Меликян Г.Ш. Сравнительная оценка рассеиваемой мощности накопителей КМОП статических оперативных запоминающих устройств // Вестник ГИУА. Серия "Информационные технологии, электроника, радиотехника". - 2014. - Вып.17, №1. - С. 60-68.

128. Петросян О.А., Авдалян Н.Б., Петросян К.О. Сравнительный анализ рассеиваемой мощности статических запоминающих ячеек // Вестник ГИУА. Серия "Информационные технологии, электроника, радиотехника". - 2014. - Вып.17, N°2.- С. 45-53.

129. RTL-to-Gates Synthesis using Synopsys Design Compiler

http://csg.csail.mit.edu/6.375/6\_375\_2006\_www/handouts/tutorials/tut4-dc.pdf

130. Synopsys Design Compiler Tutorial

http://homepages.cae.wisc.edu/~ece551/spring02/tutorials/Design Compiler Tutorial 131. Place-and-Route using Synopsys IC Compiler

http://www.csl.cornell.edu/courses/ece5745/handouts/ece5745-tut3-icc.pdf

#### Հավելված 1

### Նշանակումները և հապավումները

- ԳՄԻՍ Գերմեծ ինտեգրալ սխեմա
- UOՀՍ Ստատիկ օպերատիվ հիշող սարք
- ԻՍ Ինտեգրալ սխեմա
- ՊՋԼ Պրոցես ջերմաստիձան լարում

ՀԲ - Հիշող բջիջ

- ԱՀԲ Ասիմետրիկ հիշող բջիջ
- ՍՀԲ Սիմետրիկ հիշող բջիջ
- ՍԾ Սինքրոազդանշանի ծառ
- ԼԿ Լարման կղզյակ
- ՍՇ Սինքրոազդանշանի շրջափակումը
- ՀՇ Հզորության շրջափակման
- ՀԱ Հզորության անջատիչներ
- ՅԱՀԲ Ցածր ցրման հզորությամբ ասիմետրիկ հիշող բջիջ
- ԱԱՀԲ Արագագործ ասիմետրիկ հիշող բջիջ

# **SYNOPSYS**<sup>®</sup>

Nº 951115

10 - 28 -2015

Հաստատում եմ «ՄԻՆՈՓՄԻՍ ԱՐՄԵՆԻԱ» ՓԲԸ տնօրեն՝ Հ. Մուսայելյան

Նարեկ Բենյամինի Ավդալյանի «Ցածր հզորությամբ ենթամիկրոնային կոմպլեմենտար մետաղ-օքսիդ-կիսահաղորդիչ օպերատիվ հիշող սարքերի մշակումը և հետազոտումը» թեմայով թեկնածուական ատենախոսության արդյունքների

#### ՆԵՐԴՐՄԱՆ ԱԿՏ

ՀԱՊՀ «Էլեկտրոնիկա, միկրո և նանոէլեկտրոնիկա» մասնագիտությամբ 3-րդ կուրսի ասպիրանտ Ն. Բ. Ավդալյանի կողմից մշակված ցրման հզորության նվազարկման հավանականային ընդհանրացված մեթոդի հենքի վրա մշակված Probabilistic Power Compiler (PPC) ծրագրային միջոցը ներդրված է «ՍԻՆՈՓՍԻՍ ԱՐՄԵՆԻԱ» ՓԲԸ-ում։ Այդ ծրագրային միջոցի կիրառումը հնարավորություն է տվել արդյունավետ կերպով իրականացնել մուտքի/ելքի հանգույցների միջուկների ցրման հզորության զգալի նվազեցումը, միաժամանակ ապահովելով սխեմայի ընդունելի ժամանակային պարամետրերը և կիսահաղորդչային բյուրեղի վրա զբաղեցրած մակերես։ Ծրագրային միջոցը կազմում է մուտքի/ելքի հանգույցների միջուկների նախագծման գործընթացի կարևոր մասը և բավարարում է ժամանակակից էլեկտրոնային նախագծման բնագավառում կիրառվող ծրագրային գործիքային միջոցին ներկայացվող բոլոր պահանջներին։

Թվային և մուտքի/ելքի հանգույցների նախագծման դեպարտամենտի տնօրեն՝

B. McCce q. Undupujuu

"SYNOPSYS ARMENIA" CJSC 41 ARSHAKUNYATS AVE., YEREVAN, ARMENIA, 0026 TEL.: (+374) 10 492100, FAX: (+374) 10 492696 TAX PAYER'S ID 02236362

# Հավելված 3

# Նկարների ցանկը

Նկ.1.1․ Հիշողության կառուցվածքային սխեմանուուուուուուուուուուուուուուուուու
Նկ.1.2. 64 Կբ ինֆորմացիոն ունակությամբ ՍՕՀՍ-ի կառուցվածքային  սխեման․. 13
Նկ.1.3. "ԵՎ" և "ԿԱՄ-ՈՉ" տրամաբանական տարրերով վերծանիչներ 13
Նկ.1. 4. Նախավերծանիչով վերծանիչների տարբերակներս.ուուուուուուուու 14
Նկ.1. 5. Երկկասկադ  6 մուտքանի վերծանիչի կառուցվածքային սխեման 15
Նկ.1. 6. ՍՕՀՍ-ի հիշող բջիջը (ա) և շրջիչների լարման բնութագծերը (բ) 16
Նկ.1. 7. 6T ՍՕՀՍ-ի հիշող բջջի էլեկտրական սխեմաննան որուստուներություն 17
Նկ.1. 8. 4T հիշող բջջի էլեկտրական սխեման17
Նկ.1. 9. Հիշող բջիջների՝ 7T (ա), 8T (բ), 10T (գ,դ) Էլեկտրական սխեմաները 18
Նկ.1. 10. Հիշողության կուտակչի սխեման19
Նկ.1. 11. 6T հիշող բջջի ընթերցման գործողությունընը
Նկ.1. 12. 6T հիշող բջջի գրանցման գործողությունընը
Նկ.1. 13. Լիցքավորող սխեմաների տարատեսակները
Նկ.1. 14. Սյան վերծանիչի և մուլտիպլեքսորի սխեման
Նկ.1. 15. Սյան ընտրման սխեմաներ. ա – տրանզիստորի միացումը ուժեղարարի և
գրանցման բլոկի հետ՝ բ - P-ՄՕԿ և N-ՄՕԿ տրանզիստորների կիրառմամբ
Նկ.1. 16. Գրանցման սխեման և ժամանակային դիագրամներըներութութութին 28
Նկ.1. 17. Ընթերցման սխեման և ժամանակային դիագրամներըներութութութութութութութութութութութութութո
Նկ.1. 18. Դիֆերենցիալ ուժեղարարի սխեման 29
Նկ.1. 19. Դիֆերենցիալ ուժեղարարի ա- լիցքաթափումը,  բ - լիցքավորումը 31
Նկ.1. 20. ՍՕՀՍ-ի դինամիկ և ստատիկ էներգասպառումների կախվածությունը 33
Նկ.1. 21. UOՀU-ում էներգասպառման կախվածությունը սնման լարումից տարբեր
հաձախությունների դեպքում34
Նկ.1. 22.   ա- էներգասպառման և հապաղման կախումը V <sub>DD</sub> -ից
Նկ.1. 23. ՍՇ-ի իրականացումը տրիգերով օգտագործելով ա) "ԵՎ" տարր բ) "Կամ"
տարր գ) միատակտ ու "ԵՎ" տարր

Նկ.1. 24. Հզորության շրջափակում՝ օգտագործելով ա) գլխամասային և վերջնամասային անջատիչ բ) վերջնամասային անջատիչ գ) գլխամասային անջատիչ 37

Նկ.1. 25. ՀԱ-ների ակտիվացման շղթան 38
Նկ.1. 26. Սխեմայի տեսքը ՀՇ վիձակում 39
Նկ.1. 27. Էներգասպառման կախումը ա- հաձախությունից,  բ - սնման լարումից. 40
Նկ.1. 28. ԼՀԴՄ-ի իրականացման կառուցվածքը 40
Նկ.1. 29. "Ռազոր" տեսակի տրիգերի տեսքը 42
Նկ.1. 30. "Ռազոր" տրիգերի սխեման 42
Նկ.1. 31. Բազմաշեմ ԿՄՕԿ սխեմա 44
Նկ.1. 32. Տրանզիստորի ա) շեմային լարման, բ) կորստային հոսանքի 45
Նկ.1. 33. ՇԼՄ-ի իրականացման սխեման 46

Նկ.2. 1. Շրջիչի սխեման կարձ միացման դեպքում
Նկ.2. 2. Շրջիչի սխեման փոխանջատման դեպքում
Նկ.2. 3. Ազդանշանային հավանականության հաշվման արտահայտությունները 59
Նկ.2. 4. Տրամաբանական սխեմայի աշխատանքը. ա) զրոյական հապաղմամբ
մոդելը, բ) իրական հապաղմամբ մոդելը61
Նկ.2. 5. Ստատիկ և հավանական եղանակների միջև տարբերությունը63
Նկ.2. 6. Պարզեցված ՍՕՀՍ-ի կառուցվածքային սխեմաննան տարդեն ՍՕՀՍ-ի կառուցվածքային սխեման հարու
Նկ.2. 7. լիցքավորման, գրանցման և ընթերցման RC շղթաներըներութութին 66
Նկ.2. 8. Բացառող ԿԱՄ ֆունկցիան իրականացնող սխեմանս
Նկ.2. 9. Բացառող ԿԱՄ ֆունկցիայի որոշման բինարային դիագրամը
Նկ.2. 10. Ելքային ազդանշանի հավանականություն
Նկ.2. 11. Ելքային ազդանշանի փոխանջատման ակտիվություննարություն հերարություն հերարո
Նկ.2. 12. Կեղծ ազդանշանի առաջացման սխեմա
Նկ.2. 13. Կեղծ ազդանշանի սխեմայի մոդելավորման արդյունքները
Նկ.2. 14. Ամենափոքր փոխանջատման ակտիվությամբ սխեման 82
Նկ.2. 15. Մխեմայի երկրորդ տարբերակը82

	Նկ.2. 16. Մոդելավորման արդյունքները	83
	Նկ.2. 17. Մոդելավորման արդյունքները	84
	Նկ.2. 18. Սխեման ԵՎ-ՈՉ, ԿԱՄ-ՈՉ տարրերի հիման վրա	84
	Նկ.2. 19. Մոդելավորման արդյունքները	84
	Նկ.2. 20. Մեթոդի կիրառումից հետո ստացված սխեման	85
	Նկ.2. 21. Մոդելավորման արդյունքները	85
	Նկ.2. 22. Մշակած ծրագրային միջոցի աշխատանքային պատուհանը	87
	Նկ.2. 23. Քառսմուտք և 16 ելքանի գծային վերծանիչի սխեման	88
	Նկ.2. 24. Քառսմուտք և 16 ելքանի գծային վերծանիչի տոպոլոգիան	89
	Նկ.2. 25. Քառսմուտք 16 ելքանի գծային վերծանիչի մոդելավորումը	90
	Նկ.2. 26. 4x16 վերծանիչ ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տրամաբանական տարրերի հիման	
վրա		91
	Նկ.2. 27. ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տարրերով 4x16 վերծանիչի տոպոլոգիան	91
	Նկ.2. 28. ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տարրերով 4x16 վերծանիչի մոդելավորումը	92
	Նկ.2. 29. Նոր մեթոդով մշակած 4x16 վերծանիչի սխեման	92
	Նկ.2. 30. Նոր մեթոդով մշակած 4x16 վերծանիչի տոպոլոգիան	93
	Նկ.2. 31. Նոր մեթոդով մշակած 4x16 վերծանիչի մոդելավորումը	93
	Նկ.2. 32. Երեք զ0  վերծանիչի կրտսեր և զ15 ավագ բիթերի  ազդանշանների	
տես	քերը	94
	Նկ.2. 33. Վերծանիչ 4x16 (նկ2.23) տիպային պրոցես, 0.8 Վ, 25 ºC	95
	Նկ.2. 34. Վերծանիչ 4x16 (նկ2.23)  տիպային պրոցես, 0.8 Վ, 25 ºC	95
	Նկ.2. 35. Վերծանիչ 4x16 (նկ2.26)  տիպային պրոցես, 0.8 Վ, 25 ºC	95
	Նկ.2. 36. Վերծանիչ 4x16 (նկ2.26) տիպային պրոցես, 0.8 Վ, 25 0C	97
	Նկ.2. 37. Վերծանիչ 4x16 (նկ2.29)  տիպային պրոցես, 0.8 Վ, 25 ºC	97
	Նկ.2. 38. Վերծանիչ 4x16  (նկ2.29) տիպային պրոցես, 0.8 Վ, 25 °C	97

Նկ.3. 1. ՍՀԲ-ի էլեկտրական սխեման	102
Նկ.3. 2. ԱՀԲ-ի էլեկտրական սխեման	103

Նկ.3. 3. Կորստի հզորության կախվածությունը պրոցեսից, ջերմաստիձանից և	
լարումից	103
Նկ.3. 4. Ըստ կորստի հզորության (ա) և ըստ արագագործության (բ) լավարկված	
ሀረዮ	104
Նկ.3. 5. Լավարկված ԱՀԲ-ի կորստի հզորության կախումը պրոցեսից,	
ջերմաստիճանից	105
Նկ.3. 6. Կորստի հզորությունները 0-ի պահպանման վիճակի համար կախված	105
Նկ.3. 7. Կորստի հզորությունները 1-ի պահպանման վիձակի համար կախված	106
Նկ.3. 8. Լիցքաթափման ժամանակի (արագ Ճյուղ) կախվածությունը	106
Նկ.3. 9. ԱՀԲ-ի աղմկակայուն տիրույթները	107
Նկ.3. 10. Ուժեղարարի էլեկտրական սխեման	108
Նկ.3. 11. Ուժեղարարի մոդելավորման արդյունքները․․․․․․	109
Նկ.3. 12. Ասիմետրիկ և սիմետրիկ ՀԲ-երի գրանցման և ընթերցման	
գործողությունները	111
Նկ.3. 13. Տիպային 8T ՀԲ-ի էլեկտրական սխեման	113
Նկ.3. 14. Լավարկված 8TM ՀԲ-ի էլեկտրական սխեման	113
Նկ.3. 15. 8T ՀԲ-ի մոդելավորման դիագրամաները	116
Նկ.3. 16. Լավարկված 8T ՀԲ-ի մոդելավորման դիագրամները․․․․․․	116
Նկ.3. 17. 8T և լավարկված 8T ՀԲ-երի բիթային գծերի լարումների	
համեմատությունը	117
Նկ.3. 18. Գոյություն ունեցող (ա) և մեր կողմից մշակած (բ) գրանցման/ընթերցմս	սն
	118
Նկ.3. 19. Տրանզիստրով անցնող հոսնաքի կախումը  ջերմաստիձանից	120
Նկ.3. 20. Մոդելավորման արդյունքները տիպային միջավայրում 0,9 Վ լարման 2	50
C ջերմաստիձանի դեպքում	120
Նկ.3. 21. Մոդելավորման արդյունքները դանդաղ  միջավայրում 0,81 Վ լարման -	-400
C ջերմաստիճանի դեպքում	121

Եկ.3. 22. Օոդելավորսան արդյունքները դանդաղ սրջավայրուս 0,81 Վ լարսան
1250C ջերմաստիձանի դեպքում121
Նկ.3. 23. Մոդելավորման արդյունքներն արագ միջավայրում 0,99 Վ լարման -400 C
ջերմաստիձանի դեպքում122
Նկ.3. 24. Ուժեղարարների միջին սպառման հզորության արժեքների
համեմատություն
Նկ.3. 25. Ելքային ազդանշանները աձող ձակատի դեպքումմմ
Նկ.3. 26. Ելքային ազդանշանները նվազող Ճակատի դեպքում․․․․․․․․․․․․․․․․․․․․․․․․․․․․․․․․․․․․
Նկ.3. 27. RTL մակարդակում նկարագրության modelsim ծրագրային գործիքի
միջոցով մոդելավորման արդյունքները.  ա-512 բիթ, բ-1024 բիթ
Նկ.3. 28. Հիշող բջիջների սխեմաները. RS տրիգերի հիման վրա (ա) և 128
Նկ.3. 29. 3X3 կառուցվածքով կուտակչի սխեման
Նկ.3. 30. Գոյություն ունեցող հիշողություն. ա- 1024 բիթ (քառակուսի), բ - 512
бբիթ (ուղղանկյուն) 130
Նկ.3. 31. 1024բիթ հիշողություն (քառակուսի)131
Նկ.3. 32. 512 բիթ հիշողություն (ուղղանկյուն)131
Նկ.3. 33. Առաջարկված 512 բիթ հիշողություն (ուղղանկյուն)նիստություն (ուղղանկյուն)
Նկ.3. 34. Գրանցման (ա) և ընթերցման (բ) ժամանակների կախվածությունը 133

# Աղյուսակների ցանկը

Աղյուսակ 2. 1. Իսկության աղյուսակ68
Աղյուսակ 2. 2. Մուտքային ազդանշանների հավանականությունները և
փոխանջատման ակտիվությունները83
Աղյուսակ 2. 3. Երեք վերծանիչի զ0 և զ15  ելքային հապաղումները և հզորության
ծախսը96
Աղյուսակ 2. 4. Վերծանիչների սպառման հոսանքները և մակերեսները
Աղյուսակ 3. 1. Ցրման հզորություն111
Աղյուսակ 3. 2. Ցրման հզորության կախվածությունը սնման աղբյուրի լարումից114

Աղյուսակ 3. 3. ծրման հզորության կախվածությունը հաձախականությունից․․ 1155 Աղյուսակ 3. 4. ծրման հզորության կախվածությունը ջերմաստիձանից․․․․․․․ 1155 Աղյուսակ 3. 5. Ուժեղարարների միջինացված հզորության չափման արդյունքները

Աղյուսակ 3. 6. Հիշող սարքերի համեմատական բնութագրերը սինթեզի փուլից
հետո 1300
Աղյուսակ 3. 7. Հիշող սարքերի համեմատական բնութագրերը ֆիզիկական
նախագծման փուլից հետո 1322

# Հավարկված ելքային ազդանշաններով ութ կարգանի վերծանիչի մշակումը և մոդելավորումը

*Ներածություն:* Ժամանակակից գերմեծ ինտեգրալ սխեմաներում իրենց ուրույն տեղն ունեն հիշող սարքերը, որոնց նախագծման ժամանակ կարևոր խնդիր է հանդիսանում արագագործության մեծացումը և ցրման հզորության փոքրացումը։ Հիշող սարքերի հիմնական հանգույցներից է վերծանիչը, որի վրա է ծախսվում հիշող բջջի գրանցման և ընթերցման ժամանակ դիմելու ժամանակի մինչև 50%-ը և ցրման հզորոթյան 40-45% [1,2]։ Վերծանիչ նախագծելուց անհրաժեշտ է Ճիշտ ըն-տրել վերծանիչի կառուցվածքը և տրանզիստորների չափը։

*Խնդրի դրվածքը և մեթոդիկայի հիմնավորումը։* Աշխատանքի նպատակն է վերծանիչների կառուցման մշակված նոր մեթոդի հիման վրա մշակել վերծանիչ ու կատարել ժամանակային պարամետրերի ցրվածության համեմատական վերլուծություն տիպային մեթոդներով մշակված վերծանիչների պարամետրերի հետ։

Հետազոտման արդյունքները։ Գծային վերծանիչը ապահովում է փոքր հա-պաղման ժամանակ, բայց կարգայնության աձը մեծացնում է մուտքերի վրա բեռի արժեքը։ Դրա համար կիրառվում է բուրգային կառուցվածք, որոնց հապաղման ժամանակը կլինի կասկադների թվով անգամ մեծ։ Դիտարկենք ԵՎ և ՈՉ տարրերով իրականացված 8 ելքանի գծային վերծանիչը (նկ.1)։ Ընտրված է երկու մուտքանի ԵՎ տարր, քանի որ մուտքերի թվի աձը բերում է ԵՎ տարրի հապաղ-ման ժամանակի մեծացման։ ԿՄՕԿ տեխնոլոգիայում ԵՎ տարրը իրականացվում է ԵՎ-ՈՉ և ՈՉ տարրերով, որը բերում է տրանզիստորների թվի աձի և հապաղման ժամանակի ու հզորության մեծացման։ Վերծանիչը ունի ևս մեկ թեություն՝ կեղծ ազդանշանների առաջացման վտանգը, որը բերում է լրացուցիչ ցրման հզորության [1,2]։ Կատարվել է վերծանիչի տոպոլոգիական նախագծում Custom Designer LE [95] ծրագրային գործիքով (նկ.2), արդյունքում ստացված նկարագրությամբ կատարվել է մոդելավորում Hspice ծրագրային գործիքով։



Նկ.1. մուտքանի և 8 ելքանի գծային վերծանիչի սխեման



Նկ.2. մուտքանի և 8 ելքանի գծային վերծանիչի տոպոլոգիան

Վերծանիչի սխեմայի պարզեցման համար պետք է կիրառել երկու սկզբունք՝

եթե անհրաժեշտ է ելքում տրամաբանական 1 մակարդակ ապա այդ կասկադում պետք է ԿԱՄ-ՈՉ, իսկ եթե անհրաժեշտ է ելքում տրամաբանական 0 մակարդակ ապա պետք է այդ կասկադում կիրառել ԵՎ-ՈՉ տարր [1,2]։ Այս սկզբունքների կիրառմամբ կառուցված 3x8 վերծանիչի սխեման բերված է նկ.3-ում։ Կատարվել է տոպոլոգիական նախագծում Custom Designer LE [95] գործիքով (նկ.4), ստացված նկարա-գրության հիման վրա կատարվել է մոդելավորում Hspice ծրագրային գործիքով։



Նկ.3.3x8 վերծանիչ ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տարրերի հիման վրա



Նկ.4.ԵՎ-ՈՉ և ԿԱՄ-ՈՉ տարրերով 3x8 վերծանիչի տոպոլոգիան

Այս վերծանիչը լավարկված չէ ըստ տրանզիստորների թվի, հապաղման ժամանակի և ցրման հզորության, առկա է կեղծ ազդանշանների վտանգ։ Թերությունները վերացնելու համար առաջարկված նոր մեթոդով (նախադեկոդերի և շրջիչային ռեպլիկների ավելացում) մշակած 3x8 վերծանիչը բերված է նկ.5-ում, իսկ տոպոլոգիան՝ նկ.6-ում [1,2]։ Կատարվել է մոդելավորում Hspice ծրագրային գործիքով։ Մոդելավորման արդյունքներով կառուցվել են երեք վերծանիչների ժամանակային պարամետրերի շեղումները՝ ցրվածությունը (նկ.7-12, աղյուսակ)։



Նկ.5.Նոր մեթոդով մշակած 3x8 վերծանիչի սխեման



Նկ.6.Նոր մեթոդով մշակած 3x8 վերծանիչի տոպոլոգիան



Նկ.7.Վերծանիչ 3x8 (նկ.1). տիպային պրոցես, 0.8 Վ, 25 ºC



Նկ.8.Վերծանիչ 3x8 (նկ.1).տիպային պրոցես, 0.8 Վ, 25 ºC



Նկ.9.Վերծանիչ 3x8 (նկ.3). տիպային պրոցես, 0.8 Վ, 25 ºC



Նկ.10. Վերծանիչ 3x8 (նկ.3). տիպային պրոցես, 0.8 Վ, 25 °C



Նկ.11.Վերծանիչ 3x8 (նկ.5). տիպային պրոցես, 0.8 Վ, 25 ºC



Նկ.12.Վերծանիչ 3x8 (նկ.5). տիպային պրոցես, 0.8 Վ, 25 ºC

Աղյուսակ.1

Վերծանիչների սպառման հոսանքները և մակերեսները

Մխեմա	Պրոցես - լարում -	Սպառման հոսանքը	Մակերես
	ջերմաստիձան	(մկԱ)	(մկմ)
ՆԿ.3	տիպային, 0.8 Վ, 25ºC	85.7	13.3
ՆԿ.6	տիպային, 0.8 Վ, 25ºC	77.2	12.1
ՆԿ.10	տիպային, 0.8 Վ, 25ºC	82.9	12.5

## Եզրակացություն

Դիտարկված երեք տիպի 8 կարգանի վերծանիչների մոդելավորման արդ-յունքները ցույց են տալիս, որ դրանց ելքային ազդանշանների աՃման և նվազման Ճակատների ու հապաղման ժամանակների ցրվածությունը առաջին սխեմայի համար բավական մեծ է, երկրրորդ սխեմայի համար` փոքր է։ Ամենաքիչ ցրվածությունը ունի առաջարկված նոր մեթոդով մշակված վերծանիչը, որը հաստատում է մեթոդի վավերականությունը։

#### ԳՐԱԿԱՆՈՒԹՅԱՆ ՑԱՆԿ

1. O.H. Petrosyan, N.B. Avdalyan and H.K. Julhakyan The new method development for the consruction of low power consumption decoders. Semiconductor micro- & nanoelectronics 10th International conference Yerevan, Armenia, September 11-13, 2015. - P.157-163

 Н.Б. Авдалян. Методика выбора способа построения дешифраторов адреса с минимальной рассеиваемой мощностью. Наукаи образование в жизни современного общества. Том 7. Тамбов. 2015. – 8-14 с.